(Translated by https://www.hiragana.jp/)
論理回路 - Wikipedia コンテンツにスキップ

論理ろんり回路かいろ

出典しゅってん: フリー百科ひゃっか事典じてん『ウィキペディア(Wikipedia)』
論理ろんり素子そしから転送てんそう

論理ろんり回路かいろ(ろんりかいろ、えい: logic circuit)とは、デジタル電子でんし回路かいろによる、論理ろんり演算えんざん記憶きおくおこな回路かいろである[ちゅう 1]

概要がいよう

[編集へんしゅう]

真理しんりの「しん」と「にせ」、あるいは二進法にしんほうの「0」と「1」を、電圧でんあつ正負せいふ高低こうてい電流でんりゅう方向ほうこう多少たしょう位相いそう差異さいパルスなどの時間じかん長短ちょうたん、などで表現ひょうげんし、論理ろんり素子そしなど[ちゅう 2]論理ろんり演算えんざん実装じっそうする。電圧でんあつ高低こうてい表現ひょうげんする場合ばあいそれぞれを「Hハイ」「Lローとうという。基本きほんてき演算えんざん実装じっそうする論理ろんりゲートがあり、それらをわせて複雑ふくざつ動作どうさをする回路かいろ構成こうせいする。状態じょうたいたないわせ回路かいろ状態じょうたい順序じゅんじょ回路かいろけられる。

表記ひょうきほう

[編集へんしゅう]

論理ろんり回路かいろ設計せっけいには、論理ろんりしき真理しんりひょうもちいられる。さらに回路かいろてき表記ひょうき手段しゅだんとしてMIL記号きごうなど論理ろんり素子そし記号きごう使つかわれる。

論理ろんりにはせい論理ろんり信号しんごうめいうえにオーバーバー(れい )をくわえることで表現ひょうげんし、MIL記号きごうでは小丸こまる()で表現ひょうげんする[1]

せい論理ろんり左側ひだりがわ)と論理ろんり右側みぎがわ)の論理ろんりゲート
論理ろんりのゲート(左側ひだりがわ)は正負せいふ変換へんかんおこなうNOT回路かいろ付加ふかすることで(右側みぎがわ内部ないぶせい論理ろんりのゲートがふくまれる。
正負せいふ論理ろんり混在こんざいする場合ばあいには、反転はんてん小丸こまるをその配線はいせんはしけることでしめ慣習かんしゅうがある[ちゅう 3]。このでは斜線しゃせん論理ろんり部分ぶぶんしめした。

せい論理ろんり論理ろんり

[編集へんしゅう]

MIL記号きごうふくめて通常つうじょうのロジック・ダイアグラム[ちゅう 4]ではせい論理ろんり論理ろんり混在こんざいして使用しようされる。

せい論理ろんりでは「H」を真偽しんぎの「しん」に、論理ろんりでは「L」を真偽しんぎの「しん」に対応たいおうさせる。

厳密げんみつにはせい論理ろんり出力しゅつりょく信号しんごうせんかならせい論理ろんり入力にゅうりょく接続せつぞくされねばならず、論理ろんり出力しゅつりょく論理ろんり入力にゅうりょく接続せつぞくされねばならないが、図面ずめんじょう表記ひょうきとしてかならまもられるとはかぎらない[1](「厳密げんみつには」というよりは、図面ずめん目的もくてきによる。たとえば、論理ろんりてき動作どうさ理解りかいするためのであるのか、製造せいぞうのための電子でんしてき回路かいろちか性格せいかくのものであるのか、結局けっきょくのところケースバイケースであろう)。

わせ回路かいろ

[編集へんしゅう]

わせ回路かいろ[ちゅう 5]は、現在げんざい入力にゅうりょくのみで出力しゅつりょくまる回路かいろである。

  • 論理ろんりゲート:
    ANDゲート(AND,アンド)、ORゲート(OR,オア)、NOTゲート(NOT,ノット)、XORゲート(XOR,エクスクルーシブ・オア)
    など基本きほんとなる論理ろんり演算えんざんおこなうものである。
論理ろんり 論理ろんりしき 回路かいろ記号きごうMIL記号きごう 回路かいろ記号きごうJIS記号きごう
NOT NOT NOT
OR OR OR
AND AND AND
XOR XOR XOR
NOR NOR NOR
NAND NAND NAND
  • エンコーダ複数ふくすう入力にゅうりょくうちの1つが「しん」になったときにそれに対応たいおうする2進数しんすうコードを出力しゅつりょくするもの。
  • デコーダ:2進数しんすうのコード入力にゅうりょく対応たいおうして、多数たすう出力しゅつりょくせんうちの1ほんだけを「しん」にするもの。
  • マルチプレクサ:2しんコード入力にゅうりょくもとづいて、複数ふくすう入力にゅうりょくから1つをえらんで出力しゅつりょくするもの。「データセレクタ」[ちゅう 6]ともばれる。
  • デマルチプレクサ[ちゅう 7]:2しんコード入力にゅうりょくもとづいて、1つの入力にゅうりょく複数ふくすう出力しゅつりょくうちの1つに出力しゅつりょくするもの。
  • 加算かさん : 2進数しんすう加算かさんおこなうもの。ぜん加算かさん[ちゅう 8]はん加算かさん[ちゅう 9]があり、けたぜん加算かさんでは桁上けたあげの高速こうそくために「キャリールックアヘッド回路かいろ」をそなえるものもある。まけかず表現ひょうげんに2の補数ほすう使つかっているのであれば、減算げんざんは2の補数ほすう加算かさんすることで実現じつげん出来できる。回路かいろ規模きぼおおきくなってもわずかでも高速こうそくしたい場合ばあい減算げんざん対応たいおうするための論理ろんり反転はんてん追加ついかXORを1だんまたは、NOTを1だんとセレクタを1だん)をけ、専用せんよう減算げんざん回路かいろつこともある。はん減算げんざんXORであってはん加算かさんまったおなじであるから、減算げんざんにはぜん減算げんざん[ちゅう 10]しかい。
  • 乗算じょうざん:2進数しんすう乗算じょうざんおこなうもの。過去かこにはALUじょう加算かさんとシフトのかえしで乗算じょうざんおこなっていたが、近年きんねん多数たすうのゲート回路かいろによっていち乗算じょうざんしてしまう専用せんよう乗算じょうざん使用しようされている。
  • バレルシフタ:シフトレジスタによるシフト操作そうさでは移動いどうのビットすうぶん回数かいすうだけクロックの動作どうさ時間じかんかるが、これをけるためにマルチプレクサを複数ふくすうぐみならべるのと同様どうよう多数たすうのゲート回路かいろによっていちにずらすことで実現じつげんするものである。
  • 比較ひかく[ちゅう 11]:「ディジタル・コンパレータ」ともばれ、概念がいねんとしては一致いっち回路かいろ不一致ふいっち回路かいろ大小だいしょう比較ひかくする比較ひかくもあり[1]実際じっさいのロジックICでは4ビットや8ビットの比較ひかくにこれらすべての信号しんごう出力しゅつりょくされるものがおお[2]
  • transmission gate: (en:Transmission gateはたらきとしては入出力にゅうしゅつりょくあいだ電気でんきてき直結ちょっけつあるいは絶縁ぜつえん状態じょうたいえるスイッチなので、ディジタルにかぎらずアナログにも使つかえるゲートだが、XORゲート実装じっそうなど論理ろんり回路かいろにも有用ゆうよう応用おうようがある。

順序じゅんじょ回路かいろ

[編集へんしゅう]

順序じゅんじょ回路かいろ過去かこ内部ないぶ状態じょうたい取得しゅとく入力にゅうりょく信号しんごうとで出力しゅつりょくまる回路かいろである。わせ回路かいろは、伝播でんぱ遅延ちえんによって信号しんごうおくれることをのぞけば、入力にゅうりょくわせだけで出力しゅつりょく一意いちいまるが、順序じゅんじょ回路かいろはループにより内部ないぶ状態じょうたい保持ほじしており、過去かこ入力にゅうりょく影響えいきょうされるその状態じょうたいも、出力しゅつりょく決定けっていかかわる。入力にゅうりょく信号しんごうわせによっては「不定ふてい」になる場合ばあいがある[3]ラッチ回路かいろ#SRラッチの「不定ふてい)。

フリップフロップ

[編集へんしゅう]

フリップフロップ制御せいぎょ信号しんごうにより現在げんざい入力にゅうりょく信号しんごう保持ほじおこなうものである。ラッチともばれる。論理ろんり回路かいろではフリップフロップとぶものも、コンピュータ・システムでの回路かいろめいとしては(通常つうじょう複数ふくすうビットの記憶きおく回路かいろを)レジスタぶ。

非同期ひどうきしきフリップフロップはクロック入力にゅうりょくたず、その時点じてんでの入力にゅうりょくおうじて出力しゅつりょく変化へんかし、あらたな入力にゅうりょく信号しんごうるまでおな状態じょうたい保持ほじする。

  • 非同期ひどうきしきRS-FF(=RSラッチ):標準ひょうじゅんではRとSがともに「しん」は禁止きんしされているが、セット優先ゆうせん、リセット優先ゆうせんのものではりょう入力にゅうりょくともに「しん」のときにはセットにだけ「しん」の入力にゅうりょくがあったもの、またはリセットにだけ 「しん」 の入力にゅうりょくがあったものとしてあつかわれる設定せっていくだりなえるものがある。
  • 非同期ひどうきしきD-FF(=Dラッチ):RS-FFのS入力にゅうりょくにストローブ入力にゅうりょく(G)によるゲート制御せいぎょくわわったものである。ストローブが 「しん」 のあいだはD入力にゅうりょくはQ出力しゅつりょくにそのまま反映はんえいされ、ストローブが「しん」から「にせ」にわるとその変化へんか時点じてんのぼり、またくだり)での入力にゅうりょく保持ほじする。

同期どうきしきフリップフロップはクロック信号しんごう(CLK、CKとう表記ひょうき)のがり(またくだり)に同期どうきしてその時点じてんでの入力にゅうりょく(D, S, Jとう)に対応たいおうする信号しんごう出力しゅつりょくする。この出力しゅつりょくつぎにクロックががる(またくだる)まで更新こうしんされない。

  • 同期どうきしきRS-FF:RS は resetset からけられた。
  • 同期どうきしきD-FF:D は data または delay からけられた。
  • JK-FF:RS-FFの動作どうさちかいがRとSの両方りょうほうが「しん」のとき出力しゅつりょく反転はんてんするのでRとSにおな入力にゅうりょくあたえると同期どうきしきT-FFとして動作どうさする。JとKにたがいに反転はんてんした入力にゅうりょくあたえればD-FFとなる。もちろんRS-FFとして使用しようできる。このため、JK-FFは色々いろいろ構成こうせい使用しようされる。内部ないぶには2だん非同期ひどうきFFがマスター・スレーブ構成こうせいならんでいて、同期どうき動作どうさおこなっている。
  • T-FF:クロックやクリア、プリセット以外いがい入力にゅうりょくたず、クロックが入力にゅうりょくされるたびに出力しゅつりょく反転はんてんする。Tは toggle からけられた。

カウンタ

[編集へんしゅう]

カウンタ回路かいろは、特定とくてい順序じゅんじょ出力しゅつりょくわせが変化へんかし、一定いってい周期しゅうきもと状態じょうたいもどるもので、フリップフロップとゲートとをいくつかわせたものである。

  • シフトレジスタ直列ちょくれつフリップフロップの入力にゅうりょく出力しゅつりょく直接ちょくせつ接続せつぞくしたもので、クロックにわせてかくFFを1だんずつよこおくっていく(シフトしてゆく)動作どうさをするもの。通常つうじょう初段しょだんおわりだんあいだ接続せつぞくされていない。
  • ジョンソン・カウンタ:シフトレジスタの初段しょだんおわりだんあいだだけ入力にゅうりょく出力しゅつりょく反転はんてんして接続せつぞくしたもの。クロックにわせてかくFFを1だんずつよこおくっていく(シフトしてゆく)動作どうさをするが、反転はんてん入力にゅうりょく移動いどうしてゆくので n だんならば 2n かいいちじゅんするカウンタとなり、初期しょき単純たんじゅんに「0」や「1」ばかりであればデューティサイクルが50%のディジタル波形はけい信号しんごうられる。
  • リング・カウンタ:シフトレジスタの初段しょだんおわりだんあいだだん同様どうよう入力にゅうりょく出力しゅつりょく直接ちょくせつ接続せつぞくしたもの。初期しょき設定せっていされたディジタル波形はけい信号しんごうがnかいいちじゅんするカウンタとなる。たとえば4だんリング・カウンタに 1000設定せっていすれば 0100001000011000 となって4かいもともどる。
  • バイナリ・カウンタ(2しんカウンタ)
  • nすすむカウンタ:(同期どうきしきであれば)バイナリ・カウンタのリセット入力にゅうりょくに n-1 かいで「H」となるようにゲート回路かいろ信号しんごう接続せつぞくする。n かいのクロック入力にゅうりょくでリセットがかかり、すべてが 0もどる。

また、すべての出力しゅつりょく状態じょうたい使用しようされるものと出力しゅつりょく状態じょうたい一部いちぶのみ使用しようされるもののつぎの2つのグループに分類ぶんるい出来できる。

  • フィルド・コード・カウンタ[ちゅう 12]:すべての出力しゅつりょく状態じょうたい使用しようされるもの。
    • 2ビットジョンソン・カウンタ
    • グレイ・コード・カウンタ、
    • バイナリ・カウンタ(2しんカウンタ)
  • アンフィルド・コード・カウンタ[ちゅう 13]:出力しゅつりょく状態じょうたい一部いちぶのみ使用しようされるもので、その状態じょうたいになるとき動作どうさ不良ふりょうのときであるもの。

カウンタには同期どうきしき非同期ひどうきしきがあり、非同期ひどうきしきカウンタはつね前段ぜんだん結果けっかによって次段じだん動作どうさ左右さゆうされるため、多段ただんになるほどおわりだん結果けっか確定かくてい回路かいろ伝播でんぱ遅延ちえんによるおくれが蓄積ちくせきされる。こうしたものは「非同期ひどうきしきリプルカウンタ」とばれる。

おおくのカウンタ回路かいろには、加算かさん減算げんざん動作どうさ選択せんたくかくだん初期しょきのプリセット、全段ぜんだんのリセットなどの機能きのうそなえており、また、論理ろんり回路かいろてき設計せっけいとは無関係むかんけいであるが実際じっさいのICチップパッケージには多段ただん接続せつぞく数珠繋じゅずつなぎに延長えんちょうできるよう、キャリアアウト出力しゅつりょくとキャリアイン入力にゅうりょく桁上けたあ出力しゅつりょくけた出力しゅつりょくなどがそなわっている[1]

同期どうき非同期ひどうき

[編集へんしゅう]

以上いじょうの、組合くみあわせ回路かいろ順序じゅんじょ回路かいろという分類ぶんるいとはべつに、以下いかのような分類ぶんるいもある。

同期どうき

[編集へんしゅう]

同期どうきしきでは非同期ひどうきしきくらべて信号しんごうおくれやレーシングといった問題もんだい起因きいんする動作どうさ不良ふりょうらせる、また根絶こんぜつできるが、回路かいろ規模きぼおおきくなるので消費しょうひ電力でんりょく回路かいろコストが[1]非同期ひどうきしき単純たんじゅん回路かいろ構成こうせいれるのでてい消費しょうひ回路かいろコストもやすくてみ、回路かいろ設計せっけい最適さいてき出来できれば高速こうそく動作どうさ可能かのうになるが、設計せっけいマージンがちいさくなる傾向けいこうがありちいさなミスが動作どうさ不良ふりょうむすびつく。

とく完全かんぜん同期どうきしき回路かいろは、全体ぜんたい共有きょうゆうするクロック信号しんごう利用りようして動作どうさのタイミングをあわせる回路かいろである(クロック同期どうき設計せっけい)。だい規模きぼ回路かいろひろもちいられている。設計せっけいだい規模きぼ回路かいろのシミュレーションがおこないやすい、製造せいぞうすべてのラッチの 1・0 がわるかどうかのテストをおこな試験しけんのプログラムを作成さくせいしやすい、といった利点りてんがある。

非同期ひどうき

[編集へんしゅう]

同期どうきしきたいし、べつ同期どうき信号しんごうたないものが非同期ひどうきしきで、非同期ひどうき論理ろんり非同期ひどうき回路かいろen:Asynchronous circuit)とう。電気でんき試験しけんしょのETL Mark IとMark II、富士通ふじつうFACOM 128などのリレーしき計算けいさん採用さいようがある。マイクロプロセッサでは、商業しょうぎょうてき販売はんばいされてはいないがAMULET南谷なんやけんの「TITAC」がある。

動的どうてき静的せいてき

[編集へんしゅう]

DRAMのように、つね活動かつどうしていなければ正常せいじょう動作どうさしない論理ろんり回路かいろ動的どうてきう。これにたいし、SRAMのように、電圧でんあつ供給きょうきゅうだけではたら論理ろんり回路かいろ静的せいてきう。マイクロプロセッサのレジスタのようにおおくの記憶きおく必要ひつよう場合ばあい素子そしすうてん有利ゆうり動的どうてき回路かいろ場合ばあいがあり、そういったマイクロプロセッサは動作どうさ周波数しゅうはすう下限かげんがあり、また、クロックをめることができない。

論理ろんり演算えんざんたいしても、つねはたら回路かいろとして論理ろんり演算えんざんをおこなうものを静的せいてき論理ろんりう。汎用はんようロジックICのおおくなど、現在げんざい使つかわれているおおくの論理ろんり回路かいろ静的せいてきである。これにたいし、クロックにわせ1クロックで1段階だんかい論理ろんり演算えんざんおこなうような方式ほうしきもあり、動的どうてき論理ろんりen:Dynamic logic (digital electronics))とう。電気でんき試験しけんしょETL Mark III・IVパラメトロン回路かいろ方式ほうしきトランスピュータ内部ないぶ回路かいろなどに実例じつれいがある。

その

[編集へんしゅう]

論理ろんり回路かいろというよりディジタル回路かいろとしての分類ぶんるいになるが、以下いかのようなデバイスがある。

  • ワイヤード・オア[ちゅう 15]:(TTLでは)複数ふくすうオープンコレクタ出力しゅつりょく使つかって便宜上べんぎじょうのOR回路かいろ構成こうせいする手法しゅほう通常つうじょう複数ふくすうのディジタル出力しゅつりょくをそのまま結線けっせんすることはゆるされないが、オープンコレクタ出力しゅつりょくにより可能かのうとなる。プルアップ抵抗ていこう必要ひつよう。CMOSではオープンドレインとなる。
  • バッファ[ちゅう 16]、バス・トランシーバ[ちゅう 17]、ライン・ドライバ/レシーバ[ちゅう 18]伝送でんそう多数たすうのゲートを駆動くどうするためおおきな出力しゅつりょく回路かいろつもの。おおくが4bit、8bit、16bitなどの複数ふくすうほん並列へいれつにしてあつかわれる。
  • トライステート・バッファ[ちゅう 19]:バッファの出力しゅつりょく状態じょうたいを「H」と「L」のほかにハイ・インピーダンス[ちゅう 20]合計ごうけい3つつもの。
  • シュミット・トリガ[ちゅう 21]不安定ふあんてい入力にゅうりょく信号しんごう安定あんていてき波形はけい整形せいけいして出力しゅつりょくするために、ヒステリシス特性とくせいそなえたアンプをつ。インバータ回路かいろなどにおお[1]
  • シーケンサ[ちゅう 22]外部がいぶ状況じょうきょう変化へんかにしたがって定義ていぎされた演算えんざん動作どうさおこなうもので、カウンタ・外部がいぶ信号しんごうのレジスタ・ゲートなどをわせて製作せいさくされる。

歴史れきし

[編集へんしゅう]

電気でんきによる論理ろんり演算えんざんは、リレー(ことによってはソレノイドアクチュエータやモータと、スイッチ)による装置そうち(たとえば初期しょき電話でんわ交換こうかんなど)があった。しかし、ブール代数だいすう19世紀せいき中頃なかごろ考案こうあんされていたが、当時とうじはそれらの装置そうち関連付かんれんづけてかんがえられていなかった。

ディジタル回路かいろ論理ろんり演算えんざん対応たいおうけは、中嶋なかじまあきらが1934ねんごろから研究けんきゅう論文ろんぶんとしては1936-1937ねん[ちゅう 23]はしばみさわ正男まさお発表はっぴょうした「継電器けいでんき回路かいろけるたん部分ぶぶん等価とうか変換へんかん理論りろん」を嚆矢こうしとし、クロード・シャノンの1937ねん研究けんきゅうとその発表はっぴょう有名ゆうめいである(ほかにも相次あいついで発表はっぴょうされている)。後者こうしゃ着想ちゃくそう独立どくりつかどうかは不明ふめいである[4]

個別こべつ部品ぶひん時代じだいもモジュールはおこなわれていたが、1960年代ねんだい登場とうじょうした汎用はんようロジックICにより、アナログてき回路かいろ設計せっけい論理ろんり設計せっけいをほぼ分離ぶんりできるようになった。

小規模しょうきぼ場合ばあいは、論理ろんり素子そし記号きごうなどを使つかった手書てがきによる設計せっけい可能かのうであるが、だい規模きぼになるとむずかしい。そのため、だい規模きぼ回路かいろ設計せっけいにはハードウェア記述きじゅつ言語げんご(HDL)が多用たようされるようになった。

1990年代ねんだい後半こうはんより、試作しさく少量しょうりょう生産せいさん場合ばあい論理ろんりがプログラマブルな(可能かのうな)PLDやCPLD、FPGAなどが使用しようされるようになった。大量たいりょう生産せいさんまたは高性能こうせいのう要求ようきゅうされる場合ばあいASIC使用しようされる。

その

[編集へんしゅう]
  • 十進法じっしんほう表現ひょうげんされたかずを、整数せいすうとして2しん変換へんかんするのではなくあつか方法ほうほうとして進化しんかじゅうしん表現ひょうげんがある。0000 から 1001使用しよう1010 から 1111使用しようしないというよくある方法ほうほうほかいくつかのバリエーションや、近年きんねんじゅうしん浮動ふどう小数点しょうすうてん使つかわれている10ビットにじゅうしん3けたdensely packed decimal3ぞう符号ふごう、2-5しんコード(しんほう)などがある。

脚注きゃくちゅう

[編集へんしゅう]

注釈ちゅうしゃく

[編集へんしゅう]
  1. ^ リレーによるものは「電子でんし回路かいろ」というよりは「電気でんき回路かいろ」だが、この記事きじではほとんどあつかわない。また真理しんり連続れんぞくてきをとる(アナログな)論理ろんりあつか論理ろんり回路かいろや、アナログ電子でんし回路かいろによる論理ろんり回路かいろ流体りゅうたい素子そしひかりコンピューティングといった電気でんき以外いがいによる論理ろんり演算えんざん提案ていあんなどについても、以下いか説明せつめいではまった考慮こうりょしていない。
  2. ^ ワイヤードORなどは論理ろんり素子そしによる実装じっそうではない。
  3. ^ そのようにすると、たとえばで、2入力にゅうりょく1出力しゅつりょくのANDの3端子たんしすべてに小丸こまるいていた場合ばあい論理ろんりとしてると論理ろんりせきはたらきをしている(電気でんきてきにはORゲートである)ということがわかりやすくなり都合つごうい。
  4. ^ えい: logic diagram
  5. ^ わせ論理ろんり回路かいろ」ともいう。
  6. ^ えい: data selector
  7. ^ えい: demultiplexer
  8. ^ えい: full adder
  9. ^ えい: half adder
  10. ^ えい: full subtracter
  11. ^ えい: comparator
  12. ^ えい: filled code counter
  13. ^ えい: unfilled code counter
  14. ^ えい: linear feedback shift register
  15. ^ えい: wired OR
  16. ^ えい: buffer
  17. ^ えい: bus transceiver
  18. ^ えい: line driver/receiver
  19. ^ えい: 3-state buffer
  20. ^ えい: high impedance
  21. ^ えい: Schmitt trigger
  22. ^ えい: sequencer
  23. ^ 2構成こうせい

出典しゅってん

[編集へんしゅう]
  1. ^ a b c d e f 松田まつだいさおちょ 『ディジタルIC回路かいろ基礎きそ技術評論社ぎじゅつひょうろんしゃ 2005ねん7がつ1にち 初版しょはんだい5さつ発行はっこう ISBN 4-7741-0804-9
  2. ^ 最新さいしん汎用はんようロジック・デバイス規格きかくひょう CQ出版しゅっぱんしゃ 2006ねん1がつ1にち発行はっこう ISBN 4-7898-4459-5
  3. ^ TI SN74HC74 データシートTI SN74LS279A データシート
  4. ^ 山田やまだ昭彦あきひこ、「スイッチング理論りろん原点げんてんたずねて -シャノンに先駆さきがけた中嶋なかじまあきら研究けんきゅう中心ちゅうしんに-」 『情報じょうほう通信つうしん学会がっかい 基礎きそ境界きょうかいソサイエティ Fundamentals Review』 2010ねん 3かん 4ごう p.4_9-4_17, doi:10.1587/essfr.3.4_9

関連かんれん項目こうもく

[編集へんしゅう]

外部がいぶリンク

[編集へんしゅう]