SDRAM

SDRAM (Synchronous Dynamic Random Access Memory) は、システムバスに同期どうきして動作どうさするDRAM (Dynamic Random Access Memory)。シンクロナスDRAMとも。初期しょきのDRAMのインタフェースは非同期ひどうき式しきであり、制御せいぎょ入力にゅうりょくの変化へんかに反応はんのうして可能かのうな限かぎり素早すばやく応答おうとうするようになっていた。SDRAMのインタフェースは同期どうき式しきであり、制御せいぎょ入力にゅうりょくに応答おうとうする前まえにクロック信号しんごうを待まつため、コンピュータのシステムバスに同期どうきして動作どうさする。クロックは入はいってくる命令めいれいをパイプライン化かする内部ないぶの有限ゆうげん状態じょうたい機械きかいを駆動くどうするのに使つかわれる。そのためSDRAMのチップは非同期ひどうきDRAMよりも複雑ふくざつな操作そうさパターンを持もつことができ、より高速こうそくに動作どうさできる。

パイプライン化かとはこの場合ばあい、SDRAMのチップが前まえの命令めいれいの処理しょりを完了かんりょうする前まえに新あらたな命令めいれいを受うけ付つけられることを意味いみする。パイプライン化かされた書かき込こみでは、書かき込こみ命令めいれいのすぐ後ごに書かき込こむべきデータがメモリアレイに到着とうちゃくする前まえでも次つぎの命令めいれいを受うけ付つけられる。パイプライン化かされた読よみ出だしでは、要求ようきゅうしたデータは読よみ出だし命令めいれいからある固定こてい数すうのクロックパルスが経過けいかした後のちに出力しゅつりょくされ、その間あいだのサイクルの間あいだに別べつの命令めいれいを送おくることができる。読よみ出だし命令めいれいからデータが出力しゅつりょくされるまでの遅延ちえんを「レイテンシ」と呼よび、SDRAMを選択せんたくする際さいの重要じゅうような観点かんてんとなっている。

SDRAMはコンピュータで広ひろく使つかわれている。元々もともとのSDRAMだけでなく、そこから発展はってんした世代せだいであるDDR (DDR1)、DDR2、DDR3、DDR4、DDR5が量産りょうさんされている。

歴史れきし

8個このSDRAMチップを PC100 DIMM パッケージに搭載とうさいしたもの

SDRAMのコンセプトは1970年代ねんだいには既すでに知しられており、インテルの初期しょきのプロセッサでも使つかわれていたが、広ひろく使つかわれるようになったのは1993年ねん以降いこうのことである。1993年ねん、サムスン電子でんしがSDRAMチップ KM48SL2000 を導入どうにゅう。性能せいのうがよいため、コンピュータの主しゅ記憶きおくとして使つかわれるDRAMは2000年ねんまでにほぼ全すべてがSDRAMとなった。

SDRAMのレイテンシは元々もともと非同期ひどうき型がたのDRAMに比くらべて無視むしできるものではなかった。実際じっさい初期しょきのSDRAMは内部ないぶロジックが複雑ふくざつだったため、同どう時期じきの burst EDO RAM に比くらべて性能せいのうが低ひくかった。SDRAM内部ないぶでのバッファリングはメモリの複数ふくすうバンクへの操作そうさをインターリーブできることに由来ゆらいし、それによって実質じっしつ的てきな帯域たいいき幅はばを向上こうじょうさせている。

今いまでは事実じじつ上じょう全すべてのSDRAMが、電子でんし部品ぶひんの相互そうご運用うんようを促進そくしんするためにオープン標準ひょうじゅんの採用さいようを進すすめる電子でんし業界ぎょうかい団体だんたいJEDECの規格きかくに準拠じゅんきょして生産せいさんされている。JEDECは1993年ねんに最初さいしょのSDRAMの規格きかくを定さだめ、その後ごも DDR、DDR2、DDR3 SDRAM といったSDRAMの規格きかくを定さだめてきた。

SDRAMにはレジスタ付つきの派生はせい品ひんもあり、サーバやワークステーションなどよりよいスケーラビリティを要求ようきゅうするシステムで使つかわれる。

2017年ねん現在げんざい、パーソナルコンピュータの主しゅ記憶きおくに単たんなるSDRAMが使つかわれることはなく、DDR3 SDRAM や DDR4 SDRAM が主流しゅりゅうである。

SDRAMの主おもなメーカーとしては、サムスン電子でんし、ハイニックス半導体はんどうたい、エルピーダメモリ、マイクロン・テクノロジなどがある。

タイミング

DRAMの性能せいのうを制限せいげんする要因よういんはいくつかある。中なかでも重視じゅうしされるのがリードサイクル時間じかんで、オープン状態じょうたい（SDRAMの行くだりデータをセンスアンプの配列はいれつに格納かくのうした状態じょうたい）のロウ（行くだり）への連続れんぞくな読よみ出だし操作そうさの間あいだの時間じかんである。100MHzのSDRAMでは10nsだったその時間じかんが、DDR-400では5nsに短縮たんしゅくされたものの、DDR2-800 と DDR3-1600 の世代せだいでは相対そうたい的てきにほとんど短縮たんしゅくされていない。しかし、インタフェース回路かいろを基本きほんリードレートよりも何なん倍ばいもの速はやさで操作そうさすることにより、帯域たいいき幅はばは急激きゅうげきに増大ぞうだいした。

もう1つの制限せいげん要因よういんはCASレイテンシで、カラムアドレスを供給きょうきゅうしてから対応たいおうするデータが得えられるまでの時間じかんである。これも最近さいきんの DDR SDRAM の数すう世代せだいを通とおして 10-15ns と相対そうたい的てきに一定いっていとなっている。

実装じっそうにおいてはCASレイテンシは、SDRAMのモードレジスタを通とおしてクロックサイクル数すうの形かたちでプログラム可能かのうであり、DRAMコントローラが期待きたいする値ねを設定せっていする。任意にんいの値ねをプログラム可能かのうだが、あまりに小ちいさい値ねを設定せっていするとSDRAMは正まさしく動作どうさできない。クロックレートが高たかいと、実用じつよう可能かのうなCASレイテンシのクロックサイクル数すうは増大ぞうだいする。10-15ns という時間じかんは、200MHzの DDR-400 SDRAM では 2-3サイクル (CL2-3)、DDR2-800 では CL4-6、DDR3-1600 では CL8-12 となる。クロックサイクルが遅おそければ、当然とうぜんながらCASレイテンシのサイクル数すうも小ちいさくなる。

SDRAMモジュールにはそれぞれのタイミング仕様しようがあり、そのモジュールで使つかっているチップ自体じたいのそれよりも遅おそいことがある。100MHz SDRAMチップが登場とうじょうしたころ、100MHz対応たいおうと称しょうしたモジュールはそのクロックレートでは確実かくじつに動作どうさできないことがあった。そのためインテルは PC100 規格きかくを策定さくていし、100MHzで安定あんてい動作どうさできるメモリモジュールを生産せいさんするためのガイドラインと要求ようきゅう仕様しようを定さだめた。この規格きかくは広ひろく影響えいきょうを及およぼし、PC100 は100MHzのSDRAMモジュールを指さす用語ようごとなり、"PC" の後のちに数字すうじをつけた名称めいしょうが広ひろく使つかわれるようになった（その後ご、数字すうじの意味いみは変化へんかしている）。

SDR SDRAM

Sound Blaster X-Fi Fatal1ty Pro に搭載とうさいされた64MBのメモリ。マイクロン製せいの 48LC32M8A2-75 C というSDRAMチップ（8ビット幅はば）を133MHz (7.5ns) で駆動くどう

元々もともとは単たんにSDRAMと呼よばれていた SDR（シングルデータレート）SDRAMは、クロックサイクル当あたり1つのコマンドを受うけつけるか、1ワードのデータを転送てんそうできる。典型てんけい的てきなクロック周波数しゅうはすうは100MHzと133MHzである。様々さまざまなデータバス幅はばのチップがあるが（4ビット、8ビット、16ビットなど）、一般いっぱんに168ピンのDIMMの形かたちでモジュール化かされ、64ビット（ECCなし）または72ビット（ECC）を一いち度どに読よみ書かきできる。

データバスの使つかい方かたは複雑ふくざつで、そのため複雑ふくざつなDRAM制御せいぎょ回路かいろを必要ひつようとする。例たとえば、書かき込こみの際さいにはライトコマンドと同おなじサイクルで書かき込こむべきデータを提示ていじしなければならないが、読よみ出だし操作そうさではリードコマンドの2または3サイクル後ごにデータが出力しゅつりょくされる。そのため、DRAMコントローラはリードとライトが同時どうじにデータバスを必要ひつようとしないように調整ちょうせいしなければならない。

典型てんけい的てきな SDR SDRAM のクロックレートは 66MHz、100MHz、133MHz である（それぞれ、15ns、10ns、7.5ns）。

制御せいぎょ信号しんごう

すべてのコマンドはクロック信号しんごうの立たち上あがりのタイミングでとられる。クロックに加くわえて6つの制御せいぎょ信号しんごうがあり、たいていは負ふ論理ろんりで、クロックの立たち上あがりのタイミングでサンプリングされる。

CKE (Clock Enable)

この信号しんごうがローレベルのとき、チップはクロックが停止ていししているかのように動作どうさする。コマンドは全まったく解釈かいしゃくされず、コマンドレイテンシ時間じかんは経過けいかしない。他たの制御せいぎょ線せんの状態じょうたいは考慮こうりょされない。この信号しんごうの効力こうりょくは実際じっさいには1クロックサイクルだけ遅延ちえんされる。すなわち現在げんざいのクロックサイクルは通常つうじょう通どおり進行しんこうするが、次つぎのクロックサイクルは無視むしされ、CKE入力にゅうりょくのチェックだけが行おこなわれる。CKEがハイレベルとなったクロックサイクル後ごの立たち上あがりの時点じてんから通常つうじょうの処理しょりが続行ぞっこうされる。
い換いかえれば、全すべての処理しょりはマスクされたクロックの立たち上あがりに対応たいおうして進行しんこうする。マスクされたクロックとは、クロック入力にゅうりょくと直前ちょくぜんのクロック入力にゅうりょく立たち上あがり時じのCKE信号しんごうの状態じょうたいの論理ろんり積せきである。

/CS (Chip Select)

この信号しんごうがハイのとき、チップは全すべての入力にゅうりょく（CKE以外いがい）を無視むしし、NOPコマンドを受うけ取とったかのように動作どうさする。

DQM (Data Mask)

略号りゃくごうに"Q"という文字もじがあるのは、データ線せんを"DQ"線せんと呼よぶことがあるためである。この信号しんごうがハイのとき、それらの信号しんごうはデータI/Oを抑制よくせいする。書かき込こみデータを伴ともなう場合ばあい、そのデータは実際じっさいにはDRAMに書かき込こまれない。リードサイクルの前まえに2サイクルの間あいだハイにした場合ばあい、リードデータはチップから出力しゅつりょくされない。DQM線せんは x16のメモリチップまたはDIMMの8ビットごとに1つある。

/RAS (Row Address Strobe)

名前なまえに「ストローブ」とあるが、単たんなるコマンドビットとして機能きのうする。/CAS および /WE と組くみ合あわせて8種類しゅるいのコマンドを指定していする。

/CAS (Column Address Strobe)

名前なまえに「ストローブ」とあるが、単たんなるコマンドビットとして機能きのうする。/RAS および /WE と組くみ合あわせて8種類しゅるいのコマンドを指定していする。

/WE (Write enable)

/RAS および /CAS と組くみ合あわせて、8種類しゅるいのコマンドを指定していする。一般いっぱんに読よみ出だし系けいコマンドと書かき込こみ系けいコマンドを区別くべつする信号しんごうである。

SDRAMデバイスは内部ないぶが2または4個この独立どくりつしたバンクに分わけられている。バンクアドレス入力にゅうりょくが1つ以上いじょうあり（BA0、BA1）、コマンドがどのバンクに対たいするものかを選択せんたくするようになっている。

コマンドの多おおくはアドレス入力にゅうりょくピンで示しめされるアドレスを使つかう。アドレスを使つかわない一部いちぶのコマンドやカラムアドレスを示しめさない一部いちぶのコマンドでもA10を使つかってコマンドの種別しゅべつを示しめす。

コマンドを次つぎの表ひょうに示しめす。

/CS	/RAS	/CAS	/WE	BAn	A10	An	コマンド
H	x	x	x	x	x	x	コマンド抑制よくせい（何なにもしない）
L	H	H	H	x	x	x	何なにもしない（NOP）
L	H	H	L	x	x	x	バースト終了しゅうりょう: 実行じっこう中ちゅうのバーストリードまたはバーストライトを停止ていし
L	H	L	H	バンク	L	カラム	リード: 現在げんざいアクティブなロウからデータをバーストで読よみ出だす。
L	H	L	H	バンク	H	カラム	自動じどうプリチャージ付つきリード: リードと同おなじことを行おこない、完了かんりょう時じにプリチャージする（ロウを閉とじる）。
L	H	L	L	バンク	L	カラム	ライト: 現在げんざいアクティブなロウにデータをバーストで書かき込こむ。
L	H	L	L	バンク	H	カラム	自動じどうプリチャージ付つきライト: ライトと同おなじことを行おこない、完了かんりょう時じにプリチャージする（ロウを閉とじる）。
L	L	H	H	バンク	ロウ		アクティブ（活性かっせい化か）: リードまたはライトコマンドのためにロウを開ひらく。
L	L	H	L	バンク	L	x	プリチャージ: 選択せんたくしたバンクの現在げんざいのロウを非ひ活性かっせい化かする。
L	L	H	L	x	H	x	全ぜんプリチャージ: 全ぜんバンクの現在げんざいのロウを非ひ活性かっせい化かする。
L	L	L	H	x	x	x	オートリフレッシュ: 内部ないぶカウンタを使つかい、各かくバンクの1つのロウをリフレッシュする。全ぜんバンクをプリチャージしなければならない。
L	L	L	L	0 0	モード		モードレジスタのロード: DRAMチップを設定せっていするため、A0からA9までをロードする。最もっとも重要じゅうような設定せっていはCASレイテンシ（2または3サイクル）とバースト長ちょう（1/2/4/8サイクル）である。

DDRx SDRAM でも基本きほん的てきなコマンドは同おなじであり、若干じゃっかん追加ついかがある。追加ついかのモードレジスタは、バンクアドレスビットを使つかって識別しきべつされ、3番目ばんめのバンクアドレスビットが追加ついかされている。

操作そうさ

512MB SDRAM DIMM（正確せいかくには 512MiB = 512 × 1024² bytes = 536,870,912 bytes）は8個こか9個このSDRAMチップで構成こうせいされ、それぞれのチップが512Mbitを格納かくのうし、DIMMの64ビットまたは72ビットのワード幅はばのうちの8ビットを各かくチップが分担ぶんたんしている。典型てんけい的てきな512Mbit SDRAMチップの内部ないぶには4つの独立どくりつした16MBメモリバンクがある。それぞれのバンクは、16,384ビットのロウ（行くだり）が8,192個こ並ならんだアレイになっている。バンクはアイドル状態じょうたい、アクティブ状態じょうたい、またはそれらの間あいだで遷移せんい中ちゅうの状態じょうたいのいずれかである。

アクティブ・コマンドはアイドル状態じょうたいのバンクを活性かっせい化かする。2ビットのバンクアドレス (BA0–BA1) でバンクを示しめし、13ビットのロウアドレス (A0–A12) でロウを示しめし、バンクの持もつ16,384個このカラム（列れつ）のセンスアンプにそのロウの内容ないようを送おくり込こむ。この操作そうさを「ロウを開ひらく」と呼よぶ。この操作そうさの副作用ふくさようとして、そのロウ内ないのメモリセルのリフレッシュが行おこなわれる。

ロウが活性かっせい化かされ開ひらかれる（オープン状態じょうたいになる）と、リード・コマンドとライト・コマンドをそのロウに対たいして実行じっこう可能かのうとなる。活性かっせい化かに必要ひつような時間じかんは数すうクロックであり、それを「row-to-column 遅延ちえん」または t_RCD と呼よび、アクティブ・コマンド発行はっこう後ごにリードまたはライトを発行はっこう可能かのうとなるまでの時間じかんを指さし、通常つうじょうクロックサイクル数すうで丸まるめた形かたちで示しめす。それぞれのバンクは完全かんぜんに独立どくりつしているため、このウェイトサイクルの間あいだでも他たのバンクに対たいしてコマンドを発行はっこうできる。

リード・コマンドとライト・コマンドはカラムアドレスを必要ひつようとする。ひとつのチップは一いち度どに8ビットのデータにアクセスするので、カラムアドレスは2048種類しゅるいあり（16384÷8=2048）、アドレス線せんは11本ほんだけ必要ひつようとなる（A0-A9、A11）。

リード・コマンドを発行はっこうすると、SDRAMは2または3クロックサイクル後ご（CASレイテンシの設定せっていによる）のクロック立たち上あがりの時点じてんでDQ線せんに対応たいおうする出力しゅつりょくデータを出力しゅつりょくする。それに続つづくワードのバーストが引ひき続つづきクロック信号しんごうの立たち上あがりにあわせて出力しゅつりょくされる。

ライト・コマンドは書かき込こむべきデータを伴ともない、クロック信号しんごうの立たち上あがりの時点じてんでDQ線せんをそのデータで駆動くどうする。ライト・コマンドでDQ線せんにデータを伝送でんそうする際さいにSDRAMがリード・コマンドのデータを同時どうじに出力しゅつりょくしないようにしなければならない。これはメモリコントローラの役目やくめである。これは通常つうじょうリード・バーストの完了かんりょうを待まち合あわせるか、リード・バーストを停止ていしするか、DQM制御せいぎょ線せんを使つかうことでなされる。

メモリコントローラが別べつのロウにアクセスする必要ひつようが生しょうじると、まずそのロウの所属しょぞくするバンクのセンスアンプをアイドル状態じょうたいに戻もどす必要ひつようがあり、その後ごに次つぎのロウにアクセスする準備じゅんびをする。これを「プリチャージ」と称しょうし、「ロウを閉とじる」と呼よぶ。プリチャージは独立どくりつしたコマンドとして実行じっこうすることもあるし、リードまたはライトの際さいに自動的じどうてきに行おこなうこともある。プリチャージにも時間じかんがかかり、ロウ・プリチャージ遅延ちえんまたは t_RP と呼よぶ。指定していしたバンクが完全かんぜんにアイドル状態じょうたいとなるまでにかかる時間じかんであり、その後ごに次つぎのアクティブ・コマンドを受うけ付つけられるようになる。

ロウを活性かっせい化かすると副作用ふくさようとしてリフレッシュが行おこなわれるが、それにも時間じかんがかかる。これを最小さいしょうロウアクセス時間じかん t_RAS と呼よび、あるロウをアクティブ・コマンドで開ひらいた後のちからプリチャージ・コマンドで閉とじることができるようになるまでの間あいだに生しょうじる遅延ちえん時間じかんとして現あらわれる（い換いかえると、アクティブ・コマンドとプリチャージ・コマンドの間あいだでカラムアドレスを出だすこと以外いがいは何なにもしなくても遅延ちえん時間じかんが発生はっせいする）。しかし、通常つうじょうアクティブ・コマンドの後のちにはリードまたはライトを行おこなうので、性能せいのうにはほとんど影響えいきょうを及およぼさない。リード・ライトの動作どうさの方ほうが t_RAS よりも長ながいからである。

コマンドによる対話たいわ

どのような状態じょうたいでもNOPコマンドは常つねに受うけ付つけられる。

全ぜんバンクがアイドル状態じょうたいのとき、以下いかのコマンドが発行はっこうできる。

• モードレジスタのロード・コマンド：モードレジスタの変更へんこうが効力こうりょくを持もつまである遅延ちえん時間じかんがかかる。
• オートリフレッシュ・コマンド：チップがアイドル状態じょうたいに戻もどるまでにリフレッシュサイクル時間じかん t_RFC がかかる。この時間じかんは一般いっぱんに t_RCD+t_RP と同おなじである。

全ぜんバンクではなく、対話たいわしたい特定とくていのバンクがアイドル状態じょうたいのときに発行はっこうできるコマンド

• アクティブ・コマンド：上述じょうじゅつの通とおり、アクティブ・コマンドはロウが完全かんぜんに開ひらいてリードまたはライト・コマンドを受うけつけ可能かのうになるまで t_RCD という時間じかんを要ようする。

バンクが開ひらいているとき（オープン状態じょうたいのとき）、4つのコマンドを受うけ付つけられる。

• リード・コマンド
• ライト・コマンド
• バースト終了しゅうりょうコマンド
• プリチャージ・コマンド

リード・コマンドはリードバースト（連続れんぞく読出）を開始かいしする。一方いっぽう、ライト・コマンドはライトバースト（連続れんぞく書込かきこめ）を開始かいしする。そして、続つづくコマンドによってバーストを中断ちゅうだんできる。

リードバースト割わり込こみ

「リード・コマンド」「バースト終了しゅうりょうコマンド」「プリチャージ・コマンド」は、リードバースト開始かいし後ご、任意にんいの時点じてんで発行はっこうでき、設定せっていされたCASレイテンシ後ごにリードバーストに割わり込こむことができる。

リード・コマンドをサイクル0で発行はっこうし、別べつのリード・コマンドをサイクル2で発行はっこうしたとする。CASレイテンシが3の場合ばあい、最初さいしょのリード・コマンドはデータのバースト出力しゅつりょくをサイクル3および4で開始かいしし、2つ目めのリード・コマンドの処理しょりはサイクル5から開始かいしされる。

以上いじょうをまとめると以下いかのようになる。

サイクル0 : リード・コマンド（1つ目め）

サイクル1 :

サイクル2 : リード・コマンド（2つ目め）

サイクル3 : リードバースト開始かいし

サイクル4 : （ここでリードバースト開始かいしになることもある）

サイクル5 : 2つ目めのリード・コマンドの処理しょり開始かいし

サイクル2で発行はっこうしたコマンドがバースト終了しゅうりょうまたはアクティブなバンクのプリチャージだった場合ばあい、サイクル5までの間あいだに出力しゅつりょくは生成せいせいされない。

リードバースト割わり込こみは任意にんいのアクティブなバンクで起おきうるが、プリチャージ・コマンドがリードバーストに割わり込こむのは、それが同おなじバンクに対たいするものか全ぜんバンクに対たいするものだった場合ばあいだけである。異ことなるバンクへのプリチャージ・コマンドはリードバーストに割わり込こまない。

ライト・コマンドでリードバーストに割わり込こむことも可能かのうだが、やや難むずかしい。ライトの際さいにはDQ線せんでSDRAMに書かき込こむデータを示しめす必要ひつようがあるため、メモリコントローラはDQM信号しんごうを使つかってSDRAMの出力しゅつりょくを抑制よくせいする必要ひつようがある。DQMによるリードデータ抑制よくせいの効果こうかは2サイクル遅延ちえんするが、ライトデータへの効果こうかは即座そくざに現あらわれる。したがってライト・コマンドの少すくなくとも2サイクル前まえにDQMをアサートしてリードデータをマスクする必要ひつようがあるが、ライト・コマンドを発行はっこうする時点じてんにはDQMを下さげておく必要ひつようがある。その間あいだはわずか2サイクルであり、微妙びみょうなタイミング調整ちょうせいを必要ひつようとする。クロック周波数しゅうはすうが高たかい場合ばあいは3サイクルを必要ひつようとすることもある。

自動じどうプリチャージ付つきのリード・コマンドの場合ばあい、プリチャージはコマンドに割わり込こむのと同おなじサイクルで開始かいしされる。

バースト要求ようきゅう

最近さいきんのキャッシュを持もつマイクロプロセッサは、一般いっぱんにキャッシュライン単位たんいでメモリにアクセスする。キャッシュラインが64バイト（512bit）の場合ばあい、64ビットのDIMMに8回かい連続れんぞくアクセスする必要ひつようがある。64ビットのDIMMが8つのSDRAMチップで構成こうせいされている場合ばあい、1つのSDRAMチップは8bit単位たんいで8回かい連続れんぞくアクセスされることになる。それを1回かいのリードまたはライト・コマンドで開始かいしするよう設定せっていできる。すなわち、モードレジスタで8ワードのバースト転送てんそうを設定せっていすればよい（BL=8、BLとは「バースト長ちょう」）。

キャッシュラインのフェッチは一般いっぱんに特定とくていアドレスからのリードで開始かいしされ、SDRAMは「クリティカルワード」（キャッシュラインの先頭せんとうに位置いちしないワード）を最初さいしょに転送てんそうすることを可能かのうとしている。ここでいう「ワード」の長ながさは、SDRAMチップまたはDIMMのデータ出力しゅつりょく幅はばであり、典型てんけい的てきなDIMMでは64ビットである。SDRAMチップは、キャッシュライン内ないの残のこりのワードの転送てんそう順序じゅんじょを2種類しゅるいサポートする。

バーストは常つねにバースト長ちょう (BL) でアライン（整列せいれつ）されたブロック（キャッシュラインに対応たいおう）にアクセスし、ブロックの開始かいしアドレスはBLの整数せいすう倍ばいの位置いちとなる。例たとえば4ワード・バーストでカラムアドレス4から7のいずれかにアクセスしようとすると、4-7の4ワードがバースト転送てんそうされる。ブロックの先頭せんとうから転送てんそうを要求ようきゅうした場合ばあい、順番じゅんばんに転送てんそうされるだけである。しかし、ブロックの途中とちゅうのアドレスから転送てんそうを要求ようきゅうすると、その転送てんそう順序じゅんじょは要求ようきゅうしたアドレスに依存いぞんし、「シーケンシャル」または「インターリーブ」という2つのバースト種別しゅべつのオプションで設定せっていされる。一般いっぱんにメモリコントローラはどちらか一方いっぽうをサポートしている。

バースト長ちょうが1または2の場合ばあい、バースト種別しゅべつは問題もんだいとはならない。バースト長ちょうが1なら、要求ようきゅうされたワードにアクセスするだけである。バースト長ちょうが2なら、まず要求ようきゅうされたアドレスのワードにアクセスし、次つぎにブロックを構成こうせいするもう1つのワードにアクセスする。指定していしたアドレスが偶数ぐうすうなら2番目ばんめにアクセスするのはその次つぎのワードであり、奇数きすうなら1つ前まえのワードということになる。

シーケンシャル型がたのバーストモードでは、指定していされたアドレスを起点きてんとしてアドレスが大おおきくなる順じゅんにアクセスしていき、ブロック境界きょうかいまで来くるとブロック先頭せんとうに戻もどって順じゅんにアクセスしていく。例たとえばバースト長ちょうが4の場合ばあい、要求ようきゅうしたカラムアドレスが5だとすると、アクセスするワードの順序じゅんじょは 5-6-7-4 となる。バースト長ちょうが8の場合ばあい、アクセス順序じゅんじょは 5-6-7-0-1-2-3-4 となる。これはカラムアドレスにカウンタの値ねを加算かさんすることでなされ、バースト長ちょうを超こえたときにキャリーを無視むしすることでこのような順序じゅんじょとなる。

インターリーブ型がたのバーストモードでは、カウンタと指定していされたアドレスの間あいだで排他はいた的てき論理ろんり和わ操作そうさをおこなってアドレスを計算けいさんする。バースト長ちょうが4ワードの場合ばあい、同おなじようにアドレス5で開始かいしすると、アクセス順序じゅんじょは 5-4-7-6 となる。同様どうように8ワードバーストなら 5-4-7-6-1-0-3-2 となる。人間にんげんにはこのような順序じゅんじょは判わかりにくいが、ハードウェアでの実装じっそうは容易よういであり、インテル製せいマイクロプロセッサがこの方式ほうしきをよく採用さいようしている（どのような順番じゅんばんでもブロック内ないが全すべて転送てんそうされればよい）。

要求ようきゅうされたカラムアドレスがブロック（キャッシュラインに対応たいおう）の先頭せんとうだった場合ばあい、どちらのモードであっても同おなじ 0-1-2-3-4-5-6-7 という整列せいれつした順序じゅんじょでデータを返かえす。2つのモードの違ちがいが問題もんだいとなるのは、クリティカルワードを最初さいしょとしてキャッシュラインをフェッチする場合ばあいである。

モードレジスタ

シングルデータレートのSDRAMには、10ビットのプログラム可能かのうなモードレジスタがある。DDR SDRAM の規格きかくではモードレジスタがさらに追加ついかされており、バンクアドレスピンを使つかって指定していできる。SDR SDRAM の場合ばあい、バンクアドレスピンや A10 以上いじょうのアドレス線せんは無視むしされるが、モードレジスタに書かき込こむ際さいはそれらを0にしておくべきである。

モードレジスタのロードを行おこなうサイクルでは、アドレス線せん A0 から A9 でモードレジスタの内容ないようを指定していし、それぞれ M0 から M9 のビットに対応たいおうしている。

1. M9: ライトバーストモード。0の場合ばあい、ライト・コマンドでもリードバーストの長ながさとモードでバースト転送てんそうする。1の場合ばあい、全すべてのライトはバースト転送てんそうしない（1ワードのみの書かき込こみとなる）。
2. M8, M7: 予約よやくされている。常つねに 00 とする。
3. M6, M5, M4: CASレイテンシ。一般いっぱんに 010 (CL2) と 011 (CL3) のみが妥当だとうである。リード・コマンドからデータ出力しゅつりょくまでのサイクル数すうを指定していする。チップにはナノ秒びょう単位たんいの基本きほん的てきな限界げんかいが存在そんざいする。初期しょき化かの際さいにメモリコントローラがその限界げんかいを考慮こうりょして適切てきせつなサイクル数すうに変換へんかんして設定せっていしなければならない。
4. M3: バースト種別しゅべつ。0の場合ばあいはシーケンシャル型がたのバースト順序じゅんじょ、1の場合ばあいはインターリーブ型がたのバースト順序じゅんじょとなる。
5. M2, M1, M0: バースト長ちょう。000、001、010、011 がそれぞれ1ワード、2ワード、4ワード、8ワードに対応たいおうする。リード・コマンド（M9が0ならライトも）は、指定していされた長ながさでアクセスするが、バースト終了しゅうりょうまたは他たのコマンドで割わり込こむこともできる。111と設定せっていした場合ばあい、ロウ全体ぜんたいのバースト転送てんそうとなる。バーストは割わり込こむまで続つづく。ロウ全体ぜんたいのバーストはシーケンシャルモードのときのみ可能かのうである。

オートリフレッシュ

それぞれのバンクのそれぞれのロウを開ひらいて閉とじる（アクティブとプリチャージ）ことで、メモリセルをリフレッシュできる。しかし、メモリコントローラを単純たんじゅん化かするため、SDRAMチップには「オートリフレッシュ」コマンドがあり、それぞれのバンクの1つのロウに対たいして同時どうじにリフレッシュを行おこなうことができる。SDRAMは内部ないぶにカウンタを持もっていて、バンク内ないのロウを順番じゅんばんにオートリフレッシュすることができる。メモリコントローラはリフレッシュインターバル（一般いっぱんに t_REF = 64 ms）ごとにロウの数かず（これまで説明せつめいしてきた例れいでは4096）をカバーするのに十分じゅうぶんなだけのオートリフレッシュ・コマンドを発行はっこうすればよい（この例れいだと、64ms内ないに4096回かい発行はっこうするということ）。このコマンドを発行はっこうする際さいには全ぜんバンクがアイドル状態じょうたいでなければならない。

省しょう電力でんりょくモード

CKE (clock enable) 信号しんごうを使つかうと、SDRAMのクロックを事実じじつ上じょう停止ていしすることができる。CKE信号しんごうはクロック波形はけいの立たち上あがりごとにサンプリングされ、ローレベルであれば次つぎのクロックの立たち上あがりが無視むしされ、CKE信号しんごうのチェック以外いがいの処理しょりが行おこなわれなくなる。CKEをローレベルにしている間あいだはクロック周波数しゅうはすうを変更へんこうしたり、クロックを完全かんぜんに止とめたりすることも可能かのうである。

CKEがローレベルになるとSDRAMは処理しょりをフリーズさせ、CKEがハイレベルになるまでその状態じょうたいを保たもつ。

CKEがローレベルとなってSDRAMがアイドル状態じょうたいなら（全ぜんバンクがプリチャージされ、コマンドを処理しょり中ちゅうでない場合ばあい）、SDRAMは自動的じどうてきに省はぶけ電力でんりょくモードとなり、CKEがハイレベルになるまで最小限さいしょうげんの電力でんりょくしか消費しょうひしない状態じょうたいとなる。ただし、リフレッシュインターバル t_REF 以上いじょうにこのモードを続つづけることはできない（メモリの内容ないようが失うしなわれてしまうため）。この状態じょうたいでクロックを完全かんぜんに止やめれば、さらに電力でんりょく消費しょうひを抑おさえることができる。

また、CKEをローレベルにしたときにオートリフレッシュ・コマンドをSDRAMに送おくれば、SDRAMはセルフリフレッシュ・モードとなる。この場合ばあいも省はぶけ電力でんりょく状態じょうたいとなるが、SDRAMは内部ないぶのタイマを使つかって必要ひつようなリフレッシュサイクルを生成せいせいする。この場合ばあいもクロック供給きょうきゅうを止とめることができる。上述じょうじゅつの省しょう電力でんりょくモードよりも電力でんりょく消費しょうひは若干じゃっかん多おおいが、メモリコントローラを完全かんぜんに停止ていしさせることができ、システム全体ぜんたいとしてはこちらの方ほうが省しょう電力でんりょくとなる。

バッテリ駆動くどうの機器きき向むけにさらなる省しょう電力でんりょくオプションが用意よういされている。

1. 温度おんど対応たいおう型がたリフレッシュ : チップ上じょうの温度おんどセンサが温度おんどを測定そくていし、低温ていおんになるほどセルフリフレッシュでのリフレッシュレートを低減ていげんさせる。
2. 選択せんたく的てきリフレッシュ : DRAMアレイの一部いちぶだけでセルフリフレッシュを行おこなう。どの部分ぶぶんをリフレッシュするかは追加ついかのモードレジスタで設定せっていする。
3. DPD (deep power down) モード : モバイルDDR (LPDDR) やLPDDR2が実装じっそうしている。メモリ内容ないようを無効むこう化かして、通常つうじょう状態じょうたいに復帰ふっきするときに再さい設定せっていを必要ひつようとする。CKEをローレベルにする際さいにバースト終了しゅうりょうコマンドを発行はっこうすることでDPDモードとなる。

世代せだい

SDRAM

SDR SDRAM（詳細しょうさいは前述ぜんじゅつ）は、1クロックサイクルの片かたエッジでの転送てんそうである（シングルデータレート（SDR））。

その他たの提案ていあん

SDR SDRAMの後継こうけいとしてDDR SDRAMが普及ふきゅうするまでの間あいだに、多少たしょうの技術ぎじゅつ的てき・政治せいじ的てき混沌こんとんがあった。#成功せいこうしなかった後継こうけいテクノロジーの節ふしを参照さんしょう。

DDR SDRAM

→詳細しょうさいは「DDR SDRAM」を参照さんしょう

DRAMのアクセスレイテンシはDRAMアレイによって基本きほん的てきに制限せいげんされているが、内部ないぶでは数すう千せんビットのロウを一いち度どに読よみ出だすので、帯域たいいき幅はばはさらに高たかめられる可能かのう性せいを持もっている。ユーザーに対たいしてさらなる帯域たいいき幅はばを提供ていきょうするため、ダブルデータレートというインタフェースが開発かいはつされた。コマンドを1サイクルに1つ受うけ付つけるのは従来じゅうらいと同おなじだが、リードとライトは1クロックサイクルに2ワードのデータを扱あつかう。またSDRインタフェースでのタイミングにいくつかマイナーな変更へんこうを加くわえ、電源でんげん電圧でんあつを3.3Vから2.5Vに下さげた。結果けっかとして DDR SDRAM は SDR SDRAM との互換ごかん性せいを保たもっていない。

DDR SDRAM（その後ごの製品せいひんと区別くべつするため "DDR1" とされることもある）は最小さいしょうの読よみ書かき単位たんいを倍ばいにし、1回かいのアクセスで少すくなくとも2ワードを参照さんしょうするようになった。

DDR SDRAM の典型てんけい的てきなクロック周波数しゅうはすうは 133MHz、166MHz、200MHz（それぞれサイクル時間じかんは 7.5ns、6ns、5ns）で、それぞれ DDR-266、DDR-333、DDR-400 と呼よばれる。対応たいおうする184ピンのDIMMはそれぞれ PC-2100、PC-2700、PC-3200 と呼よばれる。さらに高性能こうせいのうな DDR-550 (PC-4400) までそれなりの価格かかくで入手にゅうしゅ可能かのうである。

DDR2 SDRAM

→詳細しょうさいは「DDR2 SDRAM」を参照さんしょう

DDR2 SDRAM は DDR SDRAM とよく似にているが、最小さいしょう読よみ書かき単位たんいをさらに倍ばいにし、4ワード単位たんいとしている。また、高速こうそく操作そうさを実現じつげんするためにバスプロトコルを単純たんじゅん化かしている。特とくにバースト終了しゅうりょうコマンドを削除さくじょした。それによって内部ないぶのRAM操作そうさのクロック周波数しゅうはすうを上あげずにSDRAMのバスレートを倍ばいにしている。その代かわり、内部ないぶの操作そうさはもともとのSDRAMの4倍ばいの単位たんいで行おこなっている。またチップのメモリ容量ようりょう増大ぞうだいに対応たいおうするため、バンク数すうを8にできるよう新あらたなバンクアドレスピン (BA2) を追加ついかしている。

DDR2 SDRAM の典型てんけい的てきなクロック周波数しゅうはすうは 200MHz、266MHz、333MHz、400MHz（それぞれ 5ns、3.75ns、3ns、2.5ns）で、それぞれ DDR2-400、DDR2-533、DDR2-667、DDR2-800 と呼よばれる。対応たいおうする240ピンのDIMMは、PC2-3200からPC2-6400までの名称めいしょうである。最近さいきんでは533MHzのものもあり DDR2-1066 と呼よばれ、対応たいおうするDIMMは PC2-8500（メーカーによっては PC2-8600 とも）と呼よばれている。さらに高性能こうせいのうな DDR2-1250 (PC2-10000) までそれなりの価格かかくで入手にゅうしゅ可能かのうである。

内部ないぶ操作そうさは2分ぶんの1のクロックレートで行おこなわれるため、DDR2-400（内部ないぶクロック周波数しゅうはすうは100MHz）はDDR-400（内部ないぶクロック周波数しゅうはすうは200MHz）よりも各種かくしゅレイテンシが大おおきい。

DDR3 SDRAM

→詳細しょうさいは「DDR3 SDRAM」を参照さんしょう

DDR3でも同様どうようの進化しんかの傾向けいこうが継続けいぞくされ、読よみ書かきの最小さいしょう単位たんいは連続れんぞくする8ワードと倍ばいになった。これによって内部ないぶクロックレートを変更へんこうせずに外部がいぶバスの周波数しゅうはすうと帯域たいいき幅はばを倍増ばいぞうさせることが可能かのうになった。毎秒まいびょう800Mから1600M回かいの転送てんそうを実現じつげんするため（400-800MHzのクロックの両方りょうほうのエッジで転送てんそう）、内部ないぶのメモリアレイでは毎秒まいびょう100Mから200M回かいのフェッチを実行じっこうする。

この場合ばあいも問題もんだいはレイテンシの相対そうたい的てきな増大ぞうだいである。DDR SDRAM 全般ぜんぱんに言いえることだが、コマンドは依然いぜんとしてクロックサイクルの立たち上あがりに1回かいだけ発行はっこうできるだけで、通常つうじょう言いわれる転送てんそう速度そくどの半分はんぶんの速度そくどである。同おなじ100MHzでメモリセルが動うごいている、DDR3-800のCASレイテンシは 8/(400MHz) = 20ns であり、PC100の SDR SDRAM の CAS2 のレイテンシと全まったく同一どういつである。メモリセルのクロック周波数しゅうはすうはDDR以降いこう、133MHz〜266MHzが商品しょうひんの中心ちゅうしんであり、クロック周波数しゅうはすうは伸のびていなく、1クロックで取得しゅとくできるビット数すうが2倍ばいずつ増ふえているだけである。この傾向けいこうはDDR4でも続つづく予定よてい。

DDR3メモリチップは2007年ねん後半こうはんに出荷しゅっかが開始かいしされ、2008年ねん以降いこう徐々じょじょに生産せいさん量りょうが伸のびている。当初とうしょのクロック周波数しゅうはすうは400MHzと533MHzで、それぞれ DDR3-800 と DDR3-1066（DIMMモジュールは PC3-6400 と PC3-8500）と呼よばれていたが、今いまでは DDR3-1333 と DDR3-1600（DIMMモジュールは PC3-10600 と PC3-12800）が一般いっぱん的てきとなっている。さらに高性能こうせいのうな DDR3-2200 までそれなりの価格かかくで入手にゅうしゅ可能かのうである。

DDR4 SDRAM

→詳細しょうさいは「DDR4 SDRAM」を参照さんしょう

DDR3 SDRAM の後継こうけいとされているのが DDR4 SDRAM である。2008年ねん、サンフランシスコで開催かいさいされたインテル・デベロッパー・フォーラムで明あきらかにされ、当初とうしょ2012年ねんまでのリリースが期待きたいされていた。今いまは、サーバー向むけが2013年ねん、PC向むけが2015年ねんのリリースが期待きたいされている。DDR以降いこう、3〜5年ねんで2倍ばいの高速こうそく化かをしていたメモリの転送てんそう速度そくどの伸のびが鈍化どんかする形かたちとなる。

転送てんそう能力のうりょくは2.133GT/s(DDR4-2133, 133MHz, 17.066GB/s)のものが最初さいしょに登場とうじょうし、最終さいしゅう的てきに4.266GT/s(DDR4-4266, 266MHz, 34.133GB/s) まで向上こうじょうすると予測よそくされていて、DDR3の2倍ばいとなる。メモリクロックはDDR〜DDR3同様どうよう、133MHz〜266MHzあたりが中心ちゅうしんとなる。また、電源でんげん電圧でんあつはDDR3の1.5Vに対たいして1.2V以下いかが予定よていされており、1.0Vまで下さげられると予測よそくされている。

2009年ねん2月がつ、サムスン電子でんしはDDR4開発かいはつの重要じゅうようなステップとして 40nmルールのDRAMチップの試作しさく検証けんしょうを行おこなった。2009年ねん時点じてんで一般いっぱんに製造せいぞうされているDRAMチップは50nmルールに移行いこうしつつある状態じょうたいだった。

2011年ねん2月がつ、サムスン電子でんしは2GBの DDR4 SDRAM モジュールの開発かいはつを発表はっぴょうした。電源でんげん電圧でんあつ 1.2V での最大さいだい帯域たいいき幅はばは 2.133Gbps で、30nmプロセス技術ぎじゅつで「擬似ぎじオープンドレイン」テクノロジーを採用さいよう。同等どうとうのDDR3モジュールと比較ひかくすると消費しょうひ電力でんりょくを40%抑おさえている 。

2014年ねん6月がつ下旬げじゅん、販売はんばい開始かいしIntelの「Haswell-E」およびX99チップセットが対応たいおうする

2015年ねん9月がつ Intelが第だい6世代せだいCoreプロセッサを発表はっぴょう。今いままでハイエンドモデルでのみ対応たいおうしていたDDR4がメインスリーム向むけCPUで対応たいおうした。

DDR5 SDRAM

→詳細しょうさいは「DDR5 SDRAM」を参照さんしょう

DDR4 SDRAMと比較ひかくして、DDR5は消費しょうひ電力でんりょくを削減さくげんしつつ帯域たいいき幅はばが2倍ばいになる。2020年ねん7月がつ14日にちに標準ひょうじゅん規格きかくが発表はっぴょうされた。

仕様しよう比較ひかく

種類しゅるい	仕様しよう
SDRAM	Vcc = 3.3 V 信号しんごう: LVTTL
DDR1	アクセスは2ワード単位たんい以上いじょう ダブルデータレート Vcc = 2.5 V 1サイクル当あたり 2.5 - 7.5 ns 信号しんごう: SSTL_2 (2.5V)
DDR2	アクセスは4ワード単位たんい以上いじょう "Burst terminate" を削除さくじょ 4ユニットを並列へいれつ接続せつぞくして使用しよう 1サイクル当あたり 1.25 - 5 ns 内部ないぶ操作そうさは1/2のクロックレートで行おこなわれる。 信号しんごう: SSTL_18 (1.8V)
DDR3	アクセスは8ワード単位たんい以上いじょう 信号しんごう: SSTL_15 (1.5V) CASレイテンシが長ながい。
DDR4	Vcc ≤ 1.2 V
DDR5	Vdd ≤ 1.1 V

成功せいこうしなかった後継こうけいテクノロジー

SDR SDRAM の後継こうけいとして、DDR以外いがいにも次つぎのようなメモリテクノロジーが提案ていあんされてきた。

Rambus DRAM (RDRAM)

RDRAMはDDRと競合きょうごうした独自どくじテクノロジーだった。比較的ひかくてき高価こうかで性能せいのうも期待きたいされたほどではなく（レイテンシが大おおきく、データ転送てんそう幅はばもSDRAMの64ビットに比くらべて小ちいさい）、SDRAMとの競争きょうそうに敗退はいたいした。

Synchronous-Link DRAM (SLDRAM)

SLDRAMもRDRAMと競合きょうごうした。1990年代ねんだい後半こうはんにSLDRAMコンソーシアムが開発かいはつしたもので、同どうコンソーシアムは約やく20社しゃの主要しゅようメーカーが結成けっせいしたものである。オープン標準ひょうじゅんであり、ライセンス料りょうを徴収ちょうしゅうしない規格きかくだった。64ビット200MHzのバスに接続せつぞくする。同おなじ線上せんじょうで全すべての信号しんごうを転送てんそうし、複数ふくすうの線せんの同期どうき問題もんだいを解消かいしょうしている。DDR SDRAM と同様どうよう、SLDRAMもクロックの立たち上あがりと立たち下さがりでデータを転送てんそうするため、毎秒まいびょう400M回かいのデータ転送てんそうを行おこなう仕様しようだった。

Virtual Channel Memory (VCM) SDRAM

VCMはNECが独自どくじ開発かいはつしたSDRAMの一種いっしゅだが、オープン標準ひょうじゅんとしてリリースされ、ライセンス料りょうを徴収ちょうしゅうしなかった。VCMでは各種かくしゅシステムプロセスにそれぞれ仮想かそうチャネルを割わり当あてられるため、プロセス群ぐんがバッファ空間くうかんを共有きょうゆうする必要ひつよう性せいを避さけ、システム全体ぜんたいの効率こうりつを向上こうじょうさせる方式ほうしきだった。具体ぐたい的てきにはメモリを独立どくりつしたブロック群ぐんで構成こうせいし、ブロック毎ごとにメモリコントローラとのインタフェースとバッファ空間くうかんを設もうけていた。SDRAMに比くらべてレイテンシが格段かくだんに小ちいさく、高性能こうせいのうだった。RDRAMに比くらべると安価あんかで、そのモジュールは通常つうじょうのSDRAMと互換ごかん性せいがあったが、メモリコントローラはVCMであることを認識にんしきして対応たいおうする必要ひつようがあった。VCMをサポートしたマザーボードは数少かずすくない。

セキュリティ

一般いっぱんには揮発きはつ性せいメモリの内容ないようは電源でんげんが切きれた途端とたん消きえてしまうものと考かんがえるが、実じつはSDRAMの記憶きおくした内容ないようはすぐには消きえない。完全かんぜんに消きえるまでには常温じょうおんでは数すう秒びょうかかり、より低温ていおんではそれを数すう分ふんまで延のばすことができる。これを利用りようして直前ちょくぜんまで動作どうさしていたメモリ上じょうのデータを復元ふくげんして盗ぬすむという手法しゅほうが考かんがえられる。これを「コールド・ブート攻撃こうげき」あるいは「アイスマン攻撃こうげき」などと呼よぶこともある。

関連かんれん項目こうもく

• デバイス帯域たいいき幅はばの一覧いちらん