(Translated by https://www.hiragana.jp/)
译码器 - 维基百科,自由的百科全书

译码

重定しげさだこうかい码器

译码これ电子わざなかてき一种多输入多输出的组合逻辑电路,负责しょう进制だいこぼし译为特定とくていてき对象(如逻辑电平ひとし),こうのうあずか编码相反あいはん。译码一般分为通用译码器和数字显示译码器两大类。

公共こうきょう汽车标牌じょうてき红色七段数码显示器即为最常见的一种数字显示译码器

数字すうじ电路ちゅう,译码(如n线-2n线BCD译码担任たんにん输入输出逻辑门てきかくしょくのうはたやめ编码てき输入转换なりやめ编码てき输出,这里输入输出てき编码不同ふどうてき。输入使のう信号しんごう必须せっざい译码上使じょうし其正つね工作こうさくいや则输しょうかい一个无效的码字。译码ざいみち复用なな段数だんすう码管うちそん译码とう应用ちゅう必要ひつようてき

二進制解碼器通常實現為獨立集成電路(IC)あるさら複雜ふくざつてきICてきいち部分ぶぶんざいいちしゅ情況じょうきょう通過つうかしょ如VHDLあるVerilogとうてきかたけん描述げんらい合成ごうせいかい碼器。こう使用しようてきかい碼器通常つうじょう標準ひょうじゅんICてき形式けいしき提供ていきょう

原理げんり

编辑

译码以由あずかあるあずからい负责输出。わか使用しようあずか门,とう所有しょゆうてき输入ひとし为高电平时,输出ざい为高电平,这样てき输出しょう为“こう电平有效ゆうこうてき输出;わか使用しようあずか门,则当所有しょゆうてき输入ひとし为高电平时,输出ざい为低电平,这样てき输出しょう为“てい电平有效ゆうこうてき输出。

 
2线-4线いち译码

さら复杂てき译码n线-2n线类がたてき进制译码。这类译码一种组合逻辑电路,のう从已编码てきn个输いれはた二进制信息转换为2n独特どくとくてき输出ちゅう最大さいだい个数てき输出。わが们说2n个输てき最大さいだい个数,いん为当nくらいやめ编码しんいき中有ちゅうう使用しようてきくらい组合时,译码可能かのうかいゆうしょう於2n个输

译码包括ほうかつ2线-4线译码器、3线-8线译码器ある4线-16线译码器。ざいゆう使のう信号しんごう输入てきじょう况下,2个2线-4线译码器以组なり1个3线-8线译码器,どう样,2个3线-8线译码器以组なり1个4线-16线译码器。ざい这类电路设计ちゅう,2个3线-8线译码器てき使つかいのう输入らい於第よん个输にゅうはし,这一输入ざい2个3线-8线译码器间起いたりょう选择てき作用さようt。这使とくだい四个输入端可以使2个译码器ちゅうてきにんなんいち工作こうさく,其中だい一个译码器产生输出D(0)いたりD(7),だい二个译码器产生输出D(8)いたりD(15)。包含ほうがん使のう输入てき译码またたたえ译码みち分配ぶんぱいよし此,はただい四个输入端作为2个译码器どもとおるてき输出就能组成1个4线-16线译码器,のう产生16个输[1]

二進制解碼器通常實現為獨立集成電路(IC)あるさら複雜ふくざつてきICてきいち部分ぶぶんざいいちしゅ情況じょうきょう通過つうかしょ如VHDLあるVerilogるいてきかたけん描述げんらい合成ごうせいかい碼器。こう使用しようてきかい碼器通常つうじょう標準ひょうじゅんICてき形式けいしき提供ていきょう

二進制到一元解碼器

编辑

しんせいいたいちしんせいかい碼器はたまい二進制值轉換為其關聯的一進製表示形式。あずかnせん1(單發たんぱつかい碼器不同ふどう以為ごと輸入ゆにゅう聲明せいめい輸出ゆしゅつ。這些かい碼器可用かよう於每均等きんとうけんてきDAC,以及需要じゅよう二進制掩碼或窗口的電路。

こうのうひょう

编辑
 
3线-8线译码器
  • 输入:s0,s1,s2
  • 输出:最小さいしょう项m0,m1,…,m7


くだり选择

编辑
 
Athearn车头ちゅうてきDigitrax DH163AT DCCえいDigital Command Control译码あんそうがい壳前。

だい多数たすうずいつくえそんそん储器使用しようn线-2n线译码器らいはた总线うえやめ选择てき转换为行地ゆくじ选择线中てきいち个。[2]

指令しれい译码

编辑

ざいCPU设计なか指令しれい译码CPUてきいち部分ぶぶんのうしょうそん储在指令しれいよせそんあるほろほどじょ指令しれいちゅうてきもと转换为能ひかえせいCPU其他部分ぶぶんてきひかえせい信号しんごう

8个寄そん组成てき简单CPUかい使用しよう指令しれい译码ちゅうてき3线-8线逻辑译码器らい选择よせそんぶんけんまとげんよせそん并输いたALU以及目的もくてきよせそんちゅう,以接受せつじゅALUてき输出。典型てんけいてきCPU指令しれい译码包括ほうかつ其他很多组件。[3]

まいり

编辑

參考さんこう資料しりょう

编辑
  1. ^ Binary to unary decoder for a video digital to analog converter. 1992-08-10 [2021-03-24]. (原始げんし内容ないようそん于2021-04-09). 
  2. ^ Abdelhadi, Ameer M. S. Architecture of block-RAM-based massively parallel memory structures : multi-ported memories and content-addressable memories. University of British Columbia. 2016 [2021-04-28]. (原始げんし内容ないようそん于2021-04-30). 
  3. ^ AmeerAbdelhadi/Indirectly-Indexed-2D-Binary-Content-Addressable-Memory-BCAM. GitHub. [2020-02-29]. (原始げんし内容ないようそん于2020-12-10) えい语). 

外部がいぶ連結れんけつ

编辑