维基百科 ひゃっか ,自由 じゆう 的 てき 百科 ひゃっか 全 ぜん 书
静 せい 态时序 じょ 分析 ぶんせき (英語 えいご :Static Timing Analysis, STA ),或 ある 称 しょう 静 せい 态时序 じょ 验证 ,是 ぜ 电子工程 こうてい 中 ちゅう ,对数字 すうじ 电路的 てき 时序进行计算、预计的 てき 工作 こうさく 流 りゅう 程 ほど ,该流程 ほど 不 ふ 需要 じゅよう 通 どおり 过输入 にゅう 激励 げきれい 的 てき 方式 ほうしき 进行仿真。[ 1]
传统上 じょう ,人 にん 们常常 つね 将 しょう 工作 こうさく 时钟频率 作 さく 为高性能 せいのう 的 てき 集成 しゅうせい 电路的 てき 特性 とくせい 之 の 一 いち 。为了测试电路在 ざい 指定 してい 速 そく 率 りつ 下 か 运行的 てき 能力 のうりょく ,人 にん 们需要 よう 在 ざい 设计过程中 ちゅう 测量电路在 ざい 不同 ふどう 工作 こうさく 阶段的 てき 延 のべ 迟。此外,在 ざい 不同 ふどう 的 てき 设计阶段(例 れい 如逻辑综合 、布 ぬの 局 きょく 、布 ぬの 线 以及一些后续阶段)需要 じゅよう 对时间优化 か 程 ほど 序 じょ 内部 ないぶ 进行延 のべ 迟计算 さん (Delay calculation )。尽 つき 管 かん 可 か 以通过严格 かく 的 てき SPICE 电路仿真来 らい 进行此类时间测量,但 ただし 是 ぜ 这种方法 ほうほう 在 ざい 实用中 ちゅう 耗费大量 たいりょう 时间。静 せい 态时序 じょ 分析 ぶんせき 在 ざい 电路时序快速 かいそく 、准 じゅん 确的测量中 ちゅう 扮 ふん 演 えんじ 了 りょう 重要 じゅうよう 角 かく 色 しょく 。静 せい 态时序 じょ 分析 ぶんせき 能 のう 够更快速 かいそく 地 ち 完成 かんせい 任 にん 务,是 ぜ 因 いん 为它使用 しよう 了 りょう 简化的 てき 模型 もけい ,而且它有限 げん 地 ち 考 こう 虑了信号 しんごう 之 の 间的逻辑互动。静 せい 态时序 じょ 分析 ぶんせき 在 ざい 最近 さいきん 几十 じゅう 年 ねん 中 ちゅう ,成 なり 为了相 しょう 关设计领域 いき 中 ちゅう 的 てき 主要 しゅよう 技 わざ 术方法 ほう 。
静 せい 态时序 じょ 分析 ぶんせき 的 てき 最早 もはや 描述之 の 一 いち 是 ぜ 基 もと 于1966年 ねん 的 てき 計畫 けいかく 評 ひょう 核 かく 術 じゅつ 。[ 2] 它的一些更现代的版本和算法则出现于1980年代 ねんだい 前期 ぜんき 。[ 3]
[ 4]
[ 5]
在 ざい 一 いち 个同 どう 步 ふ 数字 すうじ 系 けい 统中 ちゅう ,数 すう 据 すえ 的 てき 流 りゅう 动应当 とう 以一致的步伐进行,即 そく 定時 ていじ 器 き 訊號每 まい 改 あらため 变一 いち 次 じ ,数 かず 据 すえ 能 のう 够改变一 いち 次 じ 。这种运作方式 ほうしき 是 ぜ 通 どおり 过同步 ふ 的 てき 数字 すうじ 电路器 き 件 けん ,例 れい 如触 さわ 发器或 ある 锁存器 き 来 らい 实现的 てき ,这类器 き 件 けん 以时钟信号 ごう 为指示 しじ 将 はた 其输入 にゅう 端 はし 的 てき 数 すう 据 すえ 复制到 いた 其输出端 では 。在 ざい 同 どう 步 ふ 电路中 ちゅう ,只 ただ 存在 そんざい 两种时序错误:
保持 ほじ 时间违例 :时钟信号 しんごう 有效 ゆうこう 变化之 の 后 きさき ,如果输入信号 しんごう 没 ぼつ 能 のう 保持 ほじ 足 あし 够长的 てき 时间,数 すう 据 すえ 将 はた 不能 ふのう 在 ざい 下 した 一个时钟信号变化时被记录下来;
建立 こんりゅう 时间违例 :时钟信号 しんごう 有效 ゆうこう 变化之 の 前 まえ ,如果输入信号 しんごう 没 ぼつ 能 のう 保持 ほじ 足 あし 够长的 てき 时间,数 すう 据 すえ 将 はた 不能 ふのう 在 ざい 那 な 个时钟信号 ごう 变化时被记录下 か 来 らい 。
电路所 しょ 需信号 ごう 可能 かのう 在 ざい 不同 ふどう 的 てき 时间到来 とうらい ,其原 そのはら 因 いん 可能 かのう 是 ぜ 输入数 すう 据 すえ 本身 ほんみ 产生的 てき 时间不同 ふどう ,或 ある 是 ぜ 电路进行了 りょう 不同 ふどう 的 てき 操作 そうさ ,器 うつわ 件 けん 温度 おんど 和 わ 偏 へん 置 おけ 电压不同 ふどう ,也可能 かのう 是 ぜ 因 いん 为电路 ろ 中 ちゅう 不同 ふどう 部分 ぶぶん 的 てき 制 せい 造 づくり 工 こう 艺不同 ふどう 。采 さい 用 よう 硬 かた 件 けん 描述语言 进行设计时,使用 しよう 不同 ふどう 语言结构,例 れい 如if
或 ある 者 もの case
来 らい 表示 ひょうじ 看 み 似 に 相 しょう 同 どう 的 てき 功 こう 能 のう ,逻辑综合 后 きさき 硬 かた 件 けん 的 てき 时序很可能 かのう 不同 ふどう 。[ 1] 静 せい 态时序 じょ 分析 ぶんせき 的 てき 主要 しゅよう 目的 もくてき 是 ぜ 在 ざい 上述 じょうじゅつ 可能 かのう 的 てき 电路偏 へん 移 うつり 情 じょう 况存在 そんざい 的 てき 情 じょう 况下,验证所有 しょゆう 信号 しんごう 能 のう 够准时到达,并保证电路 ろ 的 てき 正常 せいじょう 功 こう 能 のう 。
静 せい 态时序 じょ 分析 ぶんせき 可 か 以检查电路 ろ 中 ちゅう 各 かく 条 じょう 路 ろ 径 みち 诸如毛 げ 刺 とげ 、延 のべ 迟路径 みち 和 わ 时钟偏 へん 移 うつり 等 とう 问题。
关键路 ろ 径 みち 被 ひ 定 てい 义为从输入 にゅう 端 はし 到 いた 达输出端 では 所 しょ 经历的 てき 最大 さいだい 延 のべ 迟路径 みち 。[ 6] 一旦电路时序通过下面所述的方法进行计算,关键路 ろ 径 みち 可 か 以很容易 ようい 地 ち 通 どおり 过追溯 さかのぼ 的 てき 方法 ほうほう 被 ひ 找到。
到 いた 达时间是 ぜ 指 ゆび 信号 しんごう 到 いた 达电路 ろ 指定 してい 位置 いち 所 しょ 需要 じゅよう 经历的 てき 时间。一般将时钟信号的到达时间作为参考时间,或 ある 零 れい 时刻。为了计算到 いた 达时间,需要 じゅよう 进行该路径 みち 上 じょう 所有 しょゆう 组件的 てき 延 のべ 迟计算 さん 。到 いた 达时间通常 つうじょう 涉 わたる 及一对数据 すえ ,即 そく 信号 しんごう 改 あらため 变后可能 かのう 的 てき 最早 もはや 到 いた 达时间以及最晚 ばん 的 てき 到 いた 达时间。
另一个有用的概念是需求时间 ,它是指 ゆび 信号 しんごう 能 のう 够到达而不 ふ 至 いたり 于使整体 せいたい 电路违背时序的 てき 设计要求 ようきゅう 。
与 あずか 连接有 ゆう 关的松 まつ 弛 たゆ 量 りょう 是 ぜ 指 ゆび 所 しょ 需时间与到 いた 达时间之间的差 さ 值。 节点处一个正的 てき 松 まつ 弛 たゆ 量 りょう 表示 ひょうじ 此处的 てき 到 いた 达时间可以再增加 ぞうか 松 まつ 弛 たゆ 量 りょう 表示 ひょうじ 的 てき 时间,仍然不 ふ 会 かい 影 かげ 响电路 ろ 的 てき 总体延 のべ 迟情况。相反 あいはん 的 てき ,负的松 まつ 弛 たゆ 量 りょう 则表示 ひょうじ 路 ろ 径 みち 上 じょう 的 てき 传输过慢,此路径 みち 的 てき 传输速 そく 率 りつ 必须提 ひさげ 高 だか ,否 いや 则由它组成 なり 的 てき 整体 せいたい 电路不能 ふのう 够以预期的 てき 速 そく 率 りつ 运行。
最 さい 突出 とっしゅつ 的 てき 静 せい 态时序 じょ 分析 ぶんせき 技 わざ 术[ 编辑 ]
静 せい 态时序 じょ 分析 ぶんせき 中 ちゅう 的 てき “静 せい 态”一 いち 词,暗示 あんじ 了 りょう 这种时序分析 ぶんせき 是 ぜ 一种与输入激励无关的方式进行的,并且其目的 もくてき 是 ぜ 通 どおり 过遍历所有 しょゆう 传输路 ろ 径 みち ,寻找所有 しょゆう 输入组合下 か 电路的 てき 最 さい 坏延迟情况。[ 1] 这种方法 ほうほう 的 てき 计算效率 こうりつ 使 し 得 とく 它有着 ぎ 广泛的 てき 应用,尽 つき 管 かん 它也存在 そんざい 一 いち 些限制 せい 。一种被称为PERT 的 てき 方法 ほうほう 在 ざい 静 せい 态时序 じょ 分析 ぶんせき 中 ちゅう 使用 しよう 较为普遍 ふへん 。事 こと 实上,PERT这个称呼 しょうこ 是 ぜ 一 いち 种错误用法 ほう ,在 ざい 许多有 ゆう 关静态时序 じょ 分析 ぶんせき 的 てき 文献 ぶんけん 中 ちゅう ,所 しょ 谓的PERT方法 ほうほう 是 ぜ 指 ゆび 关键路 ろ 径 みち 法 ほう ,它在许多项目管理 かんり 中 ちゅう 被 ひ 应用。虽然基 もと 于关键路径 みち 的 てき 方法 ほうほう 在 ざい 目前 もくぜん 占 うらない 据 すえ 优势,但 ただし 是 ぜ 其他方法 ほうほう ,例 れい 如深度 しんど 优先搜索 そうさく 方法 ほうほう ,同 どう 样被一些时序分析器所使用。
在 ざい 芯 しん 片 へん 设计中 ちゅう ,许多常 つね 见的问题都 と 与 あずか 设计中 ちゅう 不同 ふどう 组件接 せっ 口 こう 的 てき 时序有 ゆう 关。这些问题的 てき 产生通常 つうじょう 是 ぜ 由 よし 于许多 た 因 いん 素 もと ,包括 ほうかつ 仿真模 も 式 しき 不 ふ 完 かん 善 ぜん 、验证接 せっ 口 こう 时序的 てき 测试情 じょう 形 がた 考 こう 虑不全面 ぜんめん 、要求 ようきゅう 同 どう 步 ふ 化 か 、接 せっ 口 こう 描述有 ゆう 误以及设计者对于黑 くろ 盒组件 けん 内部 ないぶ 了解 りょうかい 不 ふ 够等。有 ゆう 一 いち 些专用 よう 的 てき 计算机 つくえ 辅助设计 工具 こうぐ 被 ひ 设计用 よう 来 らい 分析 ぶんせき 接 せっ 口 こう 时序,正 せい 如另外 がい 一些专用工具被用来验证接口的功能与设计是否相符。
统计静 せい 态时序 じょ 分析 ぶんせき (Statistical Static timing analysis, SSTA )对于处理集成 しゅうせい 电路中 ちゅう 复杂过程、环境变量正 ただし 在 ざい 变得越来 ごえく 越 えつ 重要 じゅうよう 。
Online Timing diagram editor with static timing analysis
Electronic Design Automation For Integrated Circuits Handbook , by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field. This article was derived from Volume II, Chapter 8, 'Static Timing Analysis' by Sachin Sapatnekar, with permission.
Static Timing Analysis for Nanometer Designs , by R. Chadha and J. Bhasker, ISBN 978-0-387-93819-6 , Springer, 2009.
^ 1.0 1.1 1.2 朱 しゅ 宇耀,苏凯雄 ゆう ,陈建. 微 ほろ 处理器 き 设计中 ちゅう 的 てき 时序验证及优化 か . 现代电子技 わざ 术. 2012, 35 (8).
^ Kirkpatrick, TI and Clark, NR. PERT as an aid to logic design . IBM Journal of Research and Development (IBM Corp.). 1966, 10 (2): 135–141.
^ McWilliams, T.M. Verification of timing constraints on large digital systems (PDF) . Design Automation, 1980. 17th Conference on. IEEE: 139––147. 1980 [2012-10-12 ] . (原始 げんし 内容 ないよう (PDF) 存 そん 档于2016-12-20).
^ G. Martin, J. Berrie, T. Little, D. Mackay, J. McVean, D. Tomsett, L. Weston. An integrated LSI design aids system 12 . 1981. doi:10.1016/S0026-2692(81)80259-5 .
^ Hitchcock, R. and Smith, G.L. and Cheng, D.D. Timing analysis of computer hardware . IBM Journal of Research and Development (IBM). 1982, 26 (1): 100–105. CiteSeerX : 10.1.1.83.2093 .
^ 曾烈光 こう ,金 きむ 德 いさお 鹏. 专用集成 しゅうせい 电路设计. 华中科技 かぎ 大学 だいがく 出版 しゅっぱん 社 しゃ . ISBN 978-7-5609-4824-9 .