(Translated by https://www.hiragana.jp/)
位相同期回路 - Wikipedia コンテンツにスキップ

位相いそう同期どうき回路かいろ

出典しゅってん: フリー百科ひゃっか事典じてん『ウィキペディア(Wikipedia)』
PLLから転送てんそう

位相いそう同期どうき回路かいろ(いそうどうきかいろ)、PLLえい: phase locked loop)とは、入力にゅうりょくされる周期しゅうきてき信号しんごうもとフィードバック制御せいぎょくわえて、べつ発振器はっしんきから位相いそう同期どうきした信号しんごう出力しゅつりょくする電子でんし回路かいろである。

フィードバックでくわえる信号しんごう操作そうさすることで、多様たよう信号しんごう安定あんていした状態じょうたいつくすことができるため、電子でんし回路かいろちゅうでさまざまな用途ようと使用しようされている。用途ようとによって広範囲こうはんいこう精度せいどのPLLが開発かいはつされており、標準ひょうじゅん集積しゅうせき回路かいろとしても生産せいさんされている[1][2]

基本きほん動作どうさ

[編集へんしゅう]

PLLは、基準きじゅん周波数しゅうはすうとなる入力にゅうりょく信号しんごうと、電圧でんあつおうじて周波数しゅうはすう変化へんかするVCO電圧でんあつ制御せいぎょ発振器はっしんき出力しゅつりょくのフィードバック信号しんごうとの位相いそうをそのVCOに入力にゅうりょくすることにより、入力にゅうりょく信号しんごう出力しゅつりょく信号しんごう位相いそう同期どうきさせる。

PLL周波数しゅうはすうシンセサイザ
VCOの出力しゅつりょく信号しんごうぶんしゅうしたものをもちいることにより入力にゅうりょく信号しんごう周波数しゅうはすう任意にんい整数せいすうばい[※ 1]たかめた信号しんごうつくることができる。これを周波数しゅうはすう)逓倍[※ 2]という。このぶんしゅうすう可変かへんにしたものは「PLL周波数しゅうはすうシンセサイザ」とばれる。
FM復調ふくちょう局部きょくぶ発振はっしん調整ちょうせい
ぶんしゅうたず位相いそう周波数しゅうはすうおな出力しゅつりょくる。

構成こうせい

[編集へんしゅう]

PLLはおおよそ、位相いそう比較ひかく(PFD[※ 3])、ループ・フィルタ、VCO[※ 4]電圧でんあつ制御せいぎょ発振器はっしんき)からなっており、場合ばあいにより帰還きかんループないぶんしゅうくわわる。以下いかそれぞれについて説明せつめいする。

位相いそう比較ひかく
入力にゅうりょくされた2つの信号しんごう位相いそう電圧でんあつ変換へんかん出力しゅつりょくする回路かいろである。アナログPLLではアナログ乗算じょうざん使つかわれ、デジタルPLLでは排他はいたてき論理ろんりチャージポンプなどから構成こうせいされる。
ループ・フィルタ
帰還きかんループのフィルタとしてローパスフィルタ使用しようする。フィードバックをふく回路かいろではたん周期しゅうき信号しんごう変動へんどう増幅ぞうふくされることで無用むよう発振はっしんきることがあり、アナログPLLとデジタルPLLではこれをけるためにローパスフィルタによって不要ふようたん周期しゅうき変動へんどう遮断しゃだんする。
VCO
入力にゅうりょくされた電圧でんあつによって出力しゅつりょく周波数しゅうはすう制御せいぎょすることができる回路かいろである。一般いっぱんてきにはバリキャップ(バラクタ、可変かへん容量ようりょうダイオード)に入力にゅうりょく電圧でんあつくわえ、そのしずかでん容量ようりょう変化へんか発振はっしん周波数しゅうはすう制御せいぎょするものがおおい。
ぶんしゅう
ぶんしゅう入力にゅうりょくされた周波数しゅうはすう整数せいすうぶんの1にして出力しゅつりょくする回路かいろである。PLLに入力にゅうりょくされた基準きじゅんとなる信号しんごう周波数しゅうはすう精確せいかく倍率ばいりつたかめて出力しゅつりょくする。このぶんしゅうする比率ひりつ外部がいぶ制御せいぎょによって可変かへんにすることで出力しゅつりょくする周波数しゅうはすう制御せいぎょすることができる。PLLとしての出力しゅつりょく周波数しゅうはすう入力にゅうりょく周波数しゅうはすうよりひくくする場合ばあいには基準きじゅん周波数しゅうはすうとなる入力にゅうりょく信号しんごうぶんしゅうしてから位相いそう比較ひかくあたえることで容易ようい実現じつげん出来できる。FM復調ふくちょうのように周波数しゅうはすう変更へんこうしない場合ばあいにはぶんしゅう必要ひつようない。

PLLがロック状態じょうたい場合ばあい入力にゅうりょく周波数しゅうはすうたいする出力しゅつりょく周波数しゅうはすう以下いかとおりとなる。(ぶんしゅうぶんしゅうあらわす)

利用りようれい

[編集へんしゅう]

PLL周波数しゅうはすうシンセサイザ

[編集へんしゅう]
アナログPLL
位相いそう比較ひかくぶんしゅう、フィルタ、VCOのすべてがアナログ回路かいろである。
デジタルPLL
位相いそう比較ひかく[※ 5]とプログラマブルぶんしゅう[※ 6]はデジタル回路かいろであるが、フィルタとVCOはアナログ回路かいろである。
ぜんデジタルPLL
DCO回路かいろない発振器はっしんき部品ぶひんであるMOSバラクタ以外いがいはすべてがデジタル回路かいろである。

デジタルてき周波数しゅうはすう設定せってい実際じっさいにはぶんしゅうぶんしゅうすう設定せってい)することで、正確せいかく周波数しゅうはすう出力しゅつりょく信号しんごう上述じょうじゅつのPLL周波数しゅうはすうシンセサイザがある。 水晶すいしょう振動しんどうもちいた発振はっしん回路かいろでは、比較的ひかくてき廉価れんか周波数しゅうはすう安定あんてい精度せいど非常ひじょうたか信号しんごうられるが、この発振はっしん物理ぶつりてき制約せいやくけてたか周波数しゅうはすうひく周波数しゅうはすうられない。デジタル技術でじたるぎじゅつ進展しんてんによって出力しゅつりょくをデジタルカウンターでぶんしゅう入力にゅうりょく帰還きかん補正ほせい利用りようすることで基準きじゅんとなる水晶すいしょう振動しんどう精度せいどたもったまま容易よういたか周波数しゅうはすうすことが可能かのうとなっている。デジタルぶんしゅうによって任意にんい周波数しゅうはすうられ、ぶんしゅう変更へんこうすれば出力しゅつりょく周波数しゅうはすう動的どうてき変更へんこうできる。

PLL周波数しゅうはすうシンセサイザは、安定あんていしたたか周波数しゅうはすう信号しんごうもとめられるほとんどすべての電子でんし機器きき使用しようされており、とく年々ねんねん動作どうさ周波数しゅうはすうたかくなるデジタル機器ききでは必須ひっす回路かいろとなっている。周波数しゅうはすうシンセサイザは動的どうてき周波数しゅうはすう変更へんこうできるものであるが、これを固定こていしたまま使用しようする用途ようとでもPLL周波数しゅうはすうシンセサイザとしてばれることがおおい。

PLL周波数しゅうはすうシンセサイザにはアナログPLLとデジタルPLL、オールデジタルPLLがある。

オールデジタルPLLは、もとべいテキサス・インストゥルメンツしゃのボグダン・スタチェウスキ博士はかせ (Bogdan Staszewski) によって提案ていあんされた[3]

アナログPLL
デジタルPLL
名称めいしょうにデジタルがくが、PFDとぶんしゅうがデジタル制御せいぎょされているだけでフィルタとVCOはアナログ回路かいろである[4]
オールデジタルPLL

FM復調ふくちょう

[編集へんしゅう]

ぶんしゅうをはずし(つまりぶんしゅう1で)PLLを構成こうせいし、位相いそう比較ひかく周波数しゅうはすう変調へんちょう (FM) された信号しんごう入力にゅうりょくすると、PLLは変調へんちょう信号しんごう周波数しゅうはすうへんうつり追従ついしょうし、VCO出力しゅつりょくからは入力にゅうりょくおなじFMなみ出力しゅつりょくすることとなる。このとき、VCOの制御せいぎょ電圧でんあつはロック電圧でんあつ中心ちゅうしん電圧でんあつへんうつしており、これは入力にゅうりょくFMなみ周波数しゅうはすうへんうつり一致いっちする。したがってVCOの制御せいぎょ電圧でんあつはFM復調ふくちょう出力しゅつりょくとなっており、FM復調ふくちょうとして使用しようされる。

局部きょくぶ発振はっしん調整ちょうせい

[編集へんしゅう]

ぶんしゅうたない位相いそう同期どうき回路かいろたか搬送波はんそうは周波数しゅうはすうせま使用しよう帯域たいいき無線むせんシステムでの局部きょくぶ発振器はっしんき調整ちょうせいにも使用しようされる。この場合ばあい位相いそう同期どうき回路かいろは、局部きょくぶ発振器はっしんき周波数しゅうはすう受信じゅしん周波数しゅうはすう中間なかま周波数しゅうはすうとのになるよう調整ちょうせいするのに使用しようされる。

脚注きゃくちゅう

[編集へんしゅう]

注釈ちゅうしゃく

[編集へんしゅう]
  1. ^ デジタル制御せいぎょ普及ふきゅうする以前いぜん位相いそう同期どうき回路かいろではアナログ演算えんざんによって周波数しゅうはすうを2 - 4ばい程度ていどたかめる操作そうさおこなわれていた。また周波数しゅうはすう逓倍にはCきゅう増幅ぞうふく利用りようして3・5・7ばいのような奇数きすう高調こうちょうるなどしていた。
  2. ^ えい: frequency multiplication
  3. ^ えい: phase frequency detector
  4. ^ えい: voltage controlled oscillator
  5. ^ えい: phase frequecy detector
  6. ^ えい: programmable frequency divider

出典しゅってん

[編集へんしゅう]
  1. ^ (PDF) CD74HC297. テキサスインスツルメンツ. http://www.tij.co.jp/product/jp/cd74hc297 2015ねん1がつ2にち閲覧えつらん 
  2. ^ (PDF) MC14046B. ON Semiconductor. http://www.onsemi.com/pub/Collateral/MC14046B-D.PDF 2015ねん1がつ2にち閲覧えつらん 
  3. ^ 小林こばやし春夫はるお (2009ねん11月25にち). “完全かんぜんデジタルPLL技術ぎじゅつ動向どうこう” (PDF). 群馬大学ぐんまだいがく. p. 4. 2015ねん1がつ2にち閲覧えつらん
  4. ^ 小林こばやし春夫はるおちょ完全かんぜんデジタルPLL回路かいろ ADPLLをまなぶ」『日経にっけいエレクトロニクス』だい1005ごう、2009ねん6がつ1にち、100-107ぺーじNAID 40016580798 

参考さんこう文献ぶんけん

[編集へんしゅう]
  • 遠坂とおさか俊昭としあき『PLL回路かいろ設計せっけい応用おうよう―ループ・フィルタ定数ていすう算出さんしゅつ方法ほうほうとその検証けんしょうCQ出版しゅっぱんISBN 4-7898-3345-3 

関連かんれん項目こうもく

[編集へんしゅう]