R5000 はMIPS IV 命令 めいれい セットアーキテクチャ (ISA) を実装 じっそう したマイクロプロセッサ の一 ひと つで、Quantum Effect Devices (QED) が設計 せっけい した。ミップス・テクノロジーズ (MTI) が開発 かいはつ 資金 しきん を出 だ し、権利 けんり もMTIが保持 ほじ した。MTIからライセンス提供 ていきょう を受 う けたのは、IDT 、日本電気 にほんでんき (NEC)、日本鋼管 にほんこうかん (NKK)、東芝 とうしば である。QEDがそれまで設計 せっけい したR4600 やR4700の上位 じょうい に位置 いち するハイエンドの組 く み込 こ み用 よう マイクロプロセッサとして企画 きかく された。NECはVR5000、NKKはNR5000、東芝 とうしば はTX5000として販売 はんばい 。PMC-Sierra がQEDを買収 ばいしゅう した際 さい 、R5000の権利 けんり も同社 どうしゃ が同時 どうじ に購入 こうにゅう した。PMC-Sierraは今 いま もMIPSアーキテクチャ のマイクロプロセッサを組 く み込 こ みシステム向 む けに販売 はんばい している。
R5000は、シリコングラフィックス (SGI)、NEC、Siemens-Nixdorf といった企業 きぎょう がワークステーションやサーバに採用 さいよう した。SGIは O2 というローエンドのワークステーションに採用 さいよう している。ルーターやプリンターなどの組 く み込 こ みシステム にも採用 さいよう された。Cobalt Qube や Cobalt RaQ は当初 とうしょ 、R5000の派生 はせい 品 ひん であるRM5230とRM5231を採用 さいよう していた。Qube 2700 ではRM5230マイクロプロセッサ、Qube 2 ではRM5231が採用 さいよう されている。RaQ は後 のち に AMD K6-2、さらには Intel Pentium III を採用 さいよう した。
もともとのロードマップでは1996年 ねん 前半 ぜんはん に200MHz版 ばん 、1996年 ねん 後半 こうはん に250MHz版 ばん を出荷 しゅっか し、1997年 ねん には改良 かいりょう を施 ほどこ したR5000Aを出荷 しゅっか する予定 よてい だった。R5000は1996年 ねん 1月 がつ に発表 はっぴょう されたが、200MHz動作 どうさ を達成 たっせい できず、180MHzとされた。ローエンドのワークステーション向 む けとしては、当時 とうじ 他 ほか にIBMとモトローラの PowerPC 604 、HPのPA-7300LC 、インテルの Pentium Pro が競合 きょうごう していた。
2命令 めいれい を同時 どうじ に実行 じっこう できるスーパースケーラ 設計 せっけい だが、アウト・オブ・オーダー実行 じっこう はできない。整数 せいすう 演算 えんざん 命令 めいれい 1個 いっこ と浮動 ふどう 小数点 しょうすうてん 演算 えんざん 命令 めいれい 1個 いっこ を同時 どうじ に発行 はっこう できる。整数 せいすう 演算 えんざん 命令 めいれい 用 よう の単純 たんじゅん な命令 めいれい パイプライン が1つと浮動 ふどう 小数点 しょうすうてん 演算 えんざん 用 よう パイプラインが1つしかなく、トランジスタ数 すう を削減 さくげん してチップサイズとコストを低減 ていげん していた。動的 どうてき な分岐 ぶんき 予測 よそく 機能 きのう もコスト低減 ていげん のため実装 じっそう していない。代 か わりにコンパイラ が静的 せいてき に分岐 ぶんき が起 お きそうかどうかを判断 はんだん し、 MIPS II ISA で導入 どうにゅう された branch likely 命令 めいれい を適宜 てきぎ 使用 しよう するものとした。
QEDの設計 せっけい は大 おお きな一 いち 次 じ キャッシュと単純 たんじゅん なCPU設計 せっけい を特徴 とくちょう とし、R5000にも大 おお きな一 いち 次 じ キャッシュ を搭載 とうさい している。R5000の一 いち 次 じ キャッシュは命令 めいれい 用 よう とデータ用 よう それぞれに32KBである。2ウェイセットアソシアティブ方式 ほうしき で、ラインサイズは32バイト、仮想 かそう インデックス・物理 ぶつり タグ方式 ほうしき である。命令 めいれい は一 いち 次 じ キャッシュにロードされる際 さい に一部 いちぶ デコードされ、命令 めいれい 毎 ごと に4ビットのデコード情報 じょうほう がキャッシュに付随 ふずい して格納 かくのう される。この4ビットは命令 めいれい が前後 ぜんご の命令 めいれい と同時 どうじ に発行 はっこう 可能 かのう か、どの演算 えんざん ユニットを使用 しよう するかを表 あらわ している。スーパースケーラの命令 めいれい 発行 はっこう 機構 きこう がこの情報 じょうほう を使用 しよう する。
整数 せいすう 演算 えんざん ユニットは大 だい 部分 ぶぶん の命令 めいれい を1サイクルのレイテンシとスループットで実行 じっこう できるが、乗算 じょうざん と除算 じょざん だけは例外 れいがい である。32ビットの乗算 じょうざん はレイテンシが5サイクルでスループットが4サイクルとなっている。64ビットの乗算 じょうざん はレイテンシがさらに4サイクルかかり(合計 ごうけい 9サイクル)、スループットも半分 はんぶん (8サイクル)となる。除算 じょざん は32ビット整数 せいすう では36サイクルのレイテンシとスループットで、64ビット整数 せいすう ではそれらが68サイクルとなる。
FPU は32ビット単精度 たんせいど を高速 こうそく 化 か した設計 せっけい である。これはコストを抑 おさ えつつ、3次元 じげん グラフィックスで多用 たよう される単精度 たんせいど 浮動 ふどう 小数点 しょうすうてん 演算 えんざん 性能 せいのう を高 たか くしてほしいというSGIの要望 ようぼう に応 こた えたものだった。完全 かんぜん にパイプライン化 か されており、R4700 より遥 はる かに高性能 こうせいのう になっている。MIPS IV ISA の積 せき 和 わ 演算 えんざん 命令 めいれい を実装 じっそう している。単精度 たんせいど の加算 かさん ・乗算 じょうざん ・積 せき 和 わ 演算 えんざん はレイテンシが4サイクルでスループットは1サイクルとなっている。単精度 たんせいど の除算 じょざん はレイテンシが21サイクルでスループットが19サイクル、平方根 へいほうこん はレイテンシが26サイクルでスループットが38サイクルである。除算 じょざん と平方根 へいほうこん はパイプライン化 か されていない。倍精度 ばいせいど の演算 えんざん 命令 めいれい はレイテンシが極端 きょくたん に大 おお きく、加算 かさん 以外 いがい のスループットも小 ちい さい(加算 かさん だけは単精度 たんせいど と同 おな じレイテンシとスループットである)。倍精度 ばいせいど の乗算 じょうざん と積 せき 和 わ 演算 えんざん はレイテンシが5サイクルでスループットが2サイクルである。除算 じょざん はレイテンシが36サイクルでスループットが34サイクル、平方根 へいほうこん はレイテンシが68サイクルでスループットが66サイクルとなっている。
R5000は二 に 次 じ キャッシュの制御 せいぎょ 部 ぶ を内蔵 ないぞう しており、512KB、1KB、2MB の二 に 次 じ キャッシュを制御 せいぎょ 可能 かのう 。二 に 次 じ キャッシュには専用 せんよう の同期 どうき SRAM (SSRAM) を使用 しよう する。システムバスはR4000などと同様 どうよう のSysADバス を採用 さいよう している。アドレスバスとデータバスを多重 たじゅう 化 か したバスで、動作 どうさ 周波数 しゅうはすう は最大 さいだい 100MHzである。当初 とうしょ R5000はマルチプロセッシング をサポートしていなかったが、将来 しょうらい のサポートに備 そな えてパッケージではそのためのピンが予約 よやく されていた。
QEDはファブレス企業 きぎょう なので、自前 じまえ では製造 せいぞう しなかった。R5000を製造 せいぞう したのは、IDT、NEC、NKK である。3社 しゃ はいずれも0.35μ みゅー mのCMOS プロセスで製造 せいぞう したが、それぞれのプロセスには差異 さい がある。IDTは2層 そう のポリシリコンと3層 そう のアルミニウム配線 はいせん を採用 さいよう 。2層 そう ポリシリコンを使 つか うことで、4トランジスタのSRAMセルを実装 じっそう でき、トランジスタ数 すう を360万 まん 個 こ 、チップサイズを8.7mm×9.7mm (84.39 mm2 ) とした。NECとNKKは1層 そう のポリシリコンと3層 そう のアルミニウム配線 はいせん を採用 さいよう 。ポリシリコンが1層 そう であるため、SRAMセルに6個 こ のトランジスタを必要 ひつよう とし、トランジスタ数 すう は500万 まん 個 こ 、チップサイズも約 やく 87 mm2 と大 おお きくなった。チップサイズを80から90mm2 にすることはMTIからの要請 ようせい だった。キャッシュを除 のぞ いたトランジスタ数 すう はどちらも80万 まん 個 こ ほどで、残 のこ りは全 すべ てキャッシュ用 よう である。パッケージは272ピンのBGA (ball grid array ) と272ピンのPGA (pin grid array ) がある。従来 じゅうらい のMIPSアーキテクチャのマイクロプロセッサ群 ぐん とはピン互換 ごかん 性 せい はない。
QED RM5230
1990年代 ねんだい 後半 こうはん 、QEDはMTIからMIPSアーキテクチャ のマイクロプロセッサを製造 せいぞう ・販売 はんばい するライセンスを取得 しゅとく し、社名 しゃめい を Quantum Effect Design から Quantum Effect Devices に変更 へんこう した。最初 さいしょ の製品 せいひん は RM52xx ファミリーで、当初 とうしょ RM5230とRM5260の2モデルを発売 はつばい した。発表 はっぴょう は1997年 ねん 3月 がつ 24日 にち のことである。RM5230は当初 とうしょ 100MHzと133MHz版 ばん 、RM5260は133MHzと150MHz版 ばん があった。1997年 ねん 9月 がつ 29日 にち 、150MHzと175MHzのRM5230、175MHzと200MHzのRM5260が追加 ついか された。
RM5230とRM5260はどちらもR5000を元 もと にしており、一 いち 次 じ キャッシュの大 おお きさ(32KBから16KBに削減 さくげん )とシステムインタフェースの幅 はば (RM5230は32ビット67MHz、RM5260は64ビット75MHz)が異 こと なり、デジタル信号 しんごう 処理 しょり 向 む けの積 せき 和 わ 演算 えんざん 命令 めいれい と3オペランド乗算 じょうざん 命令 めいれい が追加 ついか されている。製造 せいぞう を請 う け負 お ったのはTSMC で、0.35μ みゅー mプロセスで製造 せいぞう した。パッケージングは Amkor Technology が担当 たんとう 。RM5230は128ピン、RM5260は208ピンである。
RM52xxファミリーには、1997年 ねん 9月 がつ 29日 にち の Embedded Systems Conference でRM5270の追加 ついか が発表 はっぴょう された。ハイエンドの組 く み込 こ み用途 ようと をターゲットとし、150MHz版 ばん と200MHz版 ばん がある。最大 さいだい 2MBの二 に 次 じ キャッシュをサポートできるキャッシュ制御 せいぎょ 部 ぶ がチップに内蔵 ないぞう されている。SysADバスも64ビット幅 はば で100MHzで駆動 くどう 可能 かのう である。304ピンのSuper-BGAでパッケージされ、RM7000とピン互換 ごかん 性 せい があり、RM7000からの移行 いこう を意図 いと している。
1998年 ねん 7月 がつ 20日 はつか 、RM52x1ファミリーが発表 はっぴょう された。RM5231、RM5261、RM5271 がある。これらはRM52x0ファミリーからの派生 はせい であり、0.25μ みゅー mプロセスを使 つか っている。RM5231は当初 とうしょ 150MHz、200MHz、250MHz版 ばん があり、RM5261とRM5271には250MHz版 ばん と266MHz版 ばん があった。1999年 ねん 7月 がつ 6日 にち 、300MHz版 ばん RM5271が追加 ついか された(1万 まん 個 こ 単位 たんい で140ドル)。RM52x1ファミリーは一 いち 次 じ キャッシュが32KBとなり、SysADバスも最高 さいこう 125MHzで駆動 くどう 可能 かのう となっている。
PMC-Sierra がQEDを買収 ばいしゅう した後 のち も、RM52xxファミリーは同社 どうしゃ の製品 せいひん として販売 はんばい され続 つづ けた。PMCはさらにRM5231AとRM5261Aを2001年 ねん 4月 がつ 4日 にち に発表 はっぴょう した。これらはTSMCで0.18μ みゅー mプロセスで製造 せいぞう され、さらに動作 どうさ 周波数 しゅうはすう が高 たか くなり、消費 しょうひ 電力 でんりょく が低 ひく くなっている。RM5231Aは250MHzから350MHz、RM5261Aは250MHzから400MHzで動作 どうさ する。
Computergram (8 January 1996). "MIPS Ready With R5000 Successor To The 4600/4700". Computer Business Review .
Gwennap, Linley (22 January 1996). "R5000 Improves FP for MIPS Midrange". Microprocessor Report , 10 (1).
Halfhill, Tom R. (April 1996). "R5000 Cuts 3-D Cost". Byte .
Halfhill, Tom R. (May 1996). "Mips R5000: Fast, Affordable 3-D". Byte , 161–162.
MIPS Technologies, Inc. MIPS R5000 Microprocessor Technical Backgrounder .
PMC-Sierra, Inc. (4 April 2001). "PMC-Sierra Ships Third Generation R5200A MIPS Microprocessors". Press release.
Quantum Effect Devices (24 March 1997). "QED Introduces RM52xx Microprocessor Family". Press release.
Quantum Effect Devices (29 September 1997). "QED Introduces RM5270 Superscalar 64-bit Microprocessor". Press release.
Quantum Effect Devices (20 July 1998). "QED Introduces The RM52x1 Microprocessor Family". Press release.
Quantum Effect Devices (6 July 1999). "QED's RM5271 Available Immediately at 300MHz". Press release.
MIPSマイクロプロセッサ
全般 ぜんぱん プロセッサー
MIPS64適合 てきごう
デスクトップ/産業 さんぎょう 機器 きき
LS3A1000/LS3A1000-I(LS3A1000-i)
LS3A2000/LS3A1500-I
LS3A3000/LS3A3000-I(LS3A3000-i)
LS3A4000/LS3A4000-I(LS3A4000-i)
サーバ
LS3B1000
LS3B1500
LS3B2000
LS3B3000
LS3B4000
応用 おうよう プロセッサー
マイクロコントローラ (組 く み込 こ み機器 きき )
ネットワーキング
4Kc/4KEc 5Kc 24Kc/24KEc 34Kc 74Kc 1004Kc 1074Kc MIPS32適合 てきごう MIPS64適合 てきごう
ゲーミング
スーパーコンピュータ
航空 こうくう 宇宙 うちゅう
クラシック プロセッサー