(Translated by https://www.hiragana.jp/)
控制匯流排 - 维基百科,自由的百科全书 とべ转到内容ないよう

ひかえせい匯流はい

维基百科ひゃっか自由じゆうてき百科ひゃっかぜん

ひかえせい匯流はい英語えいごControl Bus),いちしゅ部分ぶぶん電腦でんのう匯流はいざい電腦でんのう內部うら中央ちゅうおう處理しょり使用しよう它來あずか其他裝置そうちみぞどおりとう中央ちゅうおう處理しょりただしあずか匯流はいじょう搭載とうさい訊所ゆびてき裝置そうちみぞどおり,而数すえ匯流はい搭載とうさいちょよう處理しょりてきすうすえひかえせい匯流はいそく搭載とうさいちょ中央ちゅうおう處理しょり發出はっしゅつてき命令めいれい裝置そうちしょかいおうてき狀態じょうたい信號しんごう,舉例らいせつかり如数すえおもえよう讀取よみとあるうつしにゅう裝置そうち相對そうたいおうてき訊號せん讀取よみとあるうつしいれはた致能(邏輯れい)。

訊號せん

[编辑]

ざいひかえせい匯流はいじょうゆうちょ不同ふどう數量すうりょうあずか型式けいしきてき訊號せんただしたいほろ處理しょりらいせつ,它們ゆう共通きょうつうせいてき基本きほん訊號せんれい如:

  • 讀取よみと)。一條いちじょう訊號せんとう此訊ごうせん致能(邏輯れい),代表だいひょう中央ちゅうおう處理しょりよう讀取よみと指定していてき裝置そうち
  • うつしいれ)。いち信号しんごう线,とう此信ごう有效ゆうこう时(逻辑れい),表示ひょうじCPUよううつし入目いりめ标设备。
  • かずすえ长度指示しじ)。いち组信ごう线,表示ひょうじすうすえてき长度(8,16,32,64节)

RDWR信号しんごうひかえせい对内そんてき读写,避免总线竞争

还有一些其他的和微处理器相关的信号线设计,れい如:

  • 传输 ACK("acknowledgement")传送すうすえせい确送达的确认しんいき
  • 总线请求(BR, BREQ ある BRQ)表明ひょうめい发出该请もとめ信号しんごうてき设备よう使用しようかずすえ)总线。
  • 总线まこと(BG ある BGRT)表明ひょうめいCPUまこと接收せっしゅういた信号しんごうてき设备使用しよう总线。
  • 中断ちゅうだん请求(IRQ)。てい优先级设备请もとめCPU中断ちゅうだん
  • 时钟信号しんごうよう于CPU设备间的时钟どう
  • じゅうおけ信号しんごう如果信号しんごう有效ゆうこう,CPUかい进行かたじゅう

拥有とめいち外部がいぶ总线ひかえせいまとけい统还かいゆうさらてき总线信号しんごうようらいひかえせい不同ふどうてき总线ひかえせい对地总线てき访问,避免总线じょうてき总线竞争[1]

外部がいぶ連結れんけつ

[编辑]
  1. ^ Sinclair, Ian Robertson. Practical electronics handbook. Fourth edition. Oxford https://www.worldcat.org/oclc/881847749. 1994. ISBN 978-1-4832-9392-9. OCLC 881847749.  かけすくなある|title=为空 (帮助)