中央ちゅうおう处理器き

中央ちゅうおう處理しょり器き

硬かた件けん、​处理器き类型

上うえ级分类	處理しょり器き
所属しょぞく实体	电子计算机つくえ
简称	CPU、​ЦП
连接	中央ちゅうおう处理器き插座
Stack Exchange標しるべ籤くじ	https://stackoverflow.com/tags/cpu

  此条目め页的主題しゅだい是ぜ电子计算机つくえ的てき主要しゅよう设备之の一いち。关于CPU的てき其他含义，請見「CPU (消しょう歧義)」。

一塊裝在主板上的intel core i7 CPU

AMD Phenom Quad-Core結構けっこう攝と影かげ

中央ちゅうおう处理器き（香港ほんこん作さくCPU，台湾たいわん作さくCPU）（英語えいご：Central Processing Unit，英文えいぶん缩写为CPU）是これ计算机つくえ的てき主要しゅよう设备之の一いち，功こう能のう主要しゅよう是ぜ解かい释计算さん机つくえ指令しれい以及处理计算机つくえ软件中なか的てき数かず据すえ。1970年代ねんだい以前いぜん，中央ちゅうおう处理器き由ゆかり多た个独立どくりつ单元构成，后きさき来らい发展出で由ゆかり集成しゅうせい电路制せい造づくり的てき中央ちゅうおう处理器き，這些高度こうど收縮しゅうしゅく的てき元もと件けん就是所謂いわゆる的てき微ほろ处理器き，其中分ぶん出で的てき中央ちゅうおう处理器き最さい為ため复杂的てき电路可か以做成なり单一微小功能强大的单元，也就是ぜ所謂いわゆる的てき核心かくしん。

中央ちゅうおう处理器き廣義こうぎ上じょう指ゆび一系列可以执行复杂的计算机程序的逻辑机器。这个空そら泛的定てい义很容易ようい地ち将はた在ざい“CPU”这个名称めいしょう被ひ普遍ふへん使用しよう之の前まえ的てき早期そうき计算机つくえ也包括ほうかつ在ざい内ない。无论如何いか，至いたり少しょう从1960年代ねんだい早期そうき开始，这个名称めいしょう及其缩写已やめ开始在ざい电子计算机つくえ产业中ちゅう得え到いた广泛应用。尽つき管かん与あずか早期そうき相しょう比ひ，“中央ちゅうおう处理器き”在ざい物理ぶつり形がた态、设计制せい造づくり和わ具体ぐたい任にん务的执行上じょう有ゆう了りょう极大的てき发展，但ただし是ぜ其基本きほん的てき操作そうさ原理げんり一直没有改变。

早期そうき的てき中央ちゅうおう处理器き通常つうじょう是ぜ为大型がた及特定とくてい应用的てき计算机つくえ而定制せい。但ただし是ぜ，这种昂のぼる贵的为特定とくてい应用定じょう制せいCPU的てき方法ほうほう很大程度ていど上じょう已やめ经让位い于开发便宜べんぎ、标准化か、适用于一个或多个目的的处理器类。这个标准化か趋势始はじめ于由单个晶あきら体からだ管かん组成的てき大型おおがた机つくえ和わ微ほろ机つくえ年代ねんだい，随ずい着ぎ集成しゅうせい电路的まと出で现而加速かそく。IC使し得とく更さら为复杂的中央ちゅうおう处理器き可か以在很小的てき空そら间中设计和わ制せい造づくり（在ざい微ほろ米べい的てき數量すうりょう级）。中央ちゅうおう处理器き的てき标准化か和わ小型こがた化か都と使し这一类電子零件在现代生活中的普及程度越來越高。现代处理器き出で现在包括ほうかつ从汽车、手て机つくえ到いた儿童玩具おもちゃ在ざい内的ないてき各かく种物品ひん中ちゅう。

历史

EDVAC，第だい一台电子储存式可编程计算机

主しゅ条目じょうもく：计算机つくえ硬かた件けん历史

在ざい现今的てきCPU出で现之前まえ，如同ENIAC之これ类的计算机つくえ在ざい执行不同ふどう程ほど序じょ时，必须经过一番线路调整才能启动。由よし于它们的线路必须被ひ重じゅう设才能さいのう执行不同ふどう的てき程ほど序じょ，這些机つくえ器き通常つうじょう称しょう为「固定こてい程ほど序じょ计算机つくえ」（fixed-program computer）。而由于CPU这个词指称しょう为执行ぎょう软件（计算机つくえ程ほど序じょ）的てき装置そうち，那な些最早もはや与あずか储存程ほど序じょ型がた计算机つくえ一同登场的装置也可以被称为CPU。

储存程ほど序じょ型がた计算机つくえ的てき主意しゅい早はや已やめ体たい现在ENIAC的てき设计上じょう，但ただし最さい终还是ぜ被ひ省略しょうりゃく以期早はや日ひ完成かんせい。在ざい1945年ねん6月がつ30日にち，ENIAC完成かんせい之の前まえ，著名ちょめい数学すうがく家か冯·诺伊曼发表名めい为《关于EDVAC的てき报告草案そうあん》的てき论文。它揭述じゅつ储存程ほど序じょ型がた计算机つくえ的てき计划最終さいしゅう将はた在ざい1949年ねん8月がつ完成かんせい。EDVAC的てき目め标是执行一定数量与种类的指令（或ある操作そうさ），这些指令しれい结合产生出で可か以让EDVAC执行的てき有用ゆうよう程ほど序じょ。特別とくべつ的てき是ぜ，为EDVAC而写的てき程ほど序じょ是ぜ储存在そんざい高速こうそく计算机つくえ内うち存そん中なか，而非由よし实体线路组合而成。这項设计克服こくふく了りょうENIAC的てき某ぼう些局限きょくげん——即そく花はな费大量りょう时间与精力せいりょく重じゅう设线路ろ以执行ぎょう新しん程ほど序じょ。在ざい冯·诺伊曼的设计下か，EDVAC可か以借由よし改あらため变内存そん储存的てき内容ないよう，简单更さら换它执行的てき程ほど序じょ（软件）。

值得注意ちゅうい的てき是ぜ，尽つき管かん冯·诺伊曼由于设计了EDVAC，使つかい得とく他た在ざい发展储存程ほど序じょ型がた计算机上きじょう的てき贡献最さい为显著ちょ，但ただし其他早さ于他的てき研究けんきゅう员如康かん拉ひしげ德とく·楚すわえ澤さわ（Konard Zuse）也提出ていしゅつ过类似に的てき想そう法ほう。另外早さ于EDVAC完成かんせい，利用りよう哈佛架か构制せい造づくり的てき马克一いち号ごう，也利用りよう打だ孔あな带而非电子内ない存そん用作ようさく储存程ほど序じょ的てき概念がいねん。冯·诺伊曼架构与哈佛架か构最さい主要しゅよう的てき不同ふどう在ざい于后者しゃ将はたCPU指令しれい与あずか资料分ぶん开存放ひ与あずか处置，而前者しゃ使用しよう相しょう同どう的まと内ない存そん位置いち。大だい多た近代きんだい的てきCPU依よ照あきら冯·诺伊曼架构设计，但ただし哈佛架か构一いち样常见。

身み为数すう位い装置そうち，所有しょゆうCPU处理不ふ连续状じょう态，因いん此需要じゅよう一些转换与区分这些状态的基础元件。在ざい市し场接受せつじゅ晶あきら体からだ管かん前まえ，继电器き与あずか真空しんくう管かん常用じょうよう在ざい这些用よう途上とじょう。虽然这些材料ざいりょう速度そくど上じょう远优于纯粹いき的てき机つくえ械构造づくり，但ただし是ぜ它们有ゆう许多不可ふか靠もたれ的てき地方ちほう。例れい如以继电器き建造けんぞう直流ちょくりゅう时序逻辑回路かいろ需要じゅよう额外的てき硬かた件けん以应付づけ接触せっしょく点てん跳とべ动問題もんだい。而真空しんくう管かん不ふ会かい有ゆう接触せっしょく点てん跳とべ动问题，但ただし它们必须在ざい启用前ぜん预热，也必须同时停止ていし运作。通常つうじょう當とう一根真空管坏了，CPU必须找出损坏元もと件けん以置换新管かん。因よし此早期き的てき电子真空しんくう管かん式しき计算机つくえ快かい于电子こ继电器き式しき计算机つくえ，但ただし维修不便ふべん。类似EDVAC的てき真空しんくう管かん计算机つくえ每ごと隔へだた八小时便会损坏一次，而较慢较早期そうき的てき马克一号却不太发生故障。但ただし在ざい最さい后きさき，由ゆかり于速度そくど优势，真空しんくう管かん计算机つくえ主宰しゅさい了りょう当とう时的计算机つくえ世界せかい，尽つき管かん它们需要じゅよう较多的てき维护照あきら顾。大だい多た早期そうき的てき同どう步ふCPU，其时钟频率低てい于近代きんだい的てき微ほろ电子设计（见下列れつ对于时钟频率的てき讨论）。那な时常见的时钟频率为10万まん赫兹到いた4百ひゃく万まん赫兹，大だい大だい受限于内建けん切きり换装置そうち的てき速度そくど。

分立ぶんりつ晶あきら体からだ管かん与あずか集成しゅうせい电路中央ちゅうおう处理器き

CPU,磁芯内ない存そん及MSI PDP-8／I 总线界面かいめん

由よし于许多た科技かぎ厂家投入とうにゅう更さら小しょう更さら可か靠もたれ的てき电子装置そうち，使つかい得とく设计CPU变得越来ごえく越えつ复杂。晶あきら体からだ管かん的まと面めん世よ即そく是ぜCPU第だい一いち个质的てき飞跃。1950到いた60年代ねんだい的てき晶あきら体からだ管かんCPU不ふ再さい以体积庞大だい、不可ふか靠もたれ与あずか易えき碎的开关元もと件けん（例れい如继电器き与あずか真空しんくう管かん）建造けんぞう。借か由よし这项改良かいりょう，更さら加か复杂与あずか可か靠もたれ的てきCPU便びん被ひ建造けんぞう在ざい一个或多个包含分立（离散）元もと件けん的てき印刷いんさつ电路板ばん上うえ，从而向こう体からだ积小、可か靠もたれ与あずか不易ふえき损坏方向ほうこう发展。

在ざい此时期き，将はた许多晶あきら体からだ管かん放置ほうち在ざい拥挤空そら间中的てき方法ほうほう大だい为普及ふきゅう。積せき體たい電路でんろ（IC）将はた大量たいりょう的てき晶あきら体からだ管かん集中しゅうちゅう在ざい一いち小しょう块半はん导体片へん，或ある晶あきら片へん（chip）上じょう。刚开始はじめ只ただ有ゆう非常ひじょう基本きほん、非ひ特定とくてい用途ようと的てき数字すうじ电路小型こがた化か到いたIC上じょう（例れい如NOR逻辑閘）。以这些预装そう式しきIC为基础的CPU称しょう为小规模集成しゅうせい电路（SSI）装置そうち。SSI IC，例れい如装置そうち在ざい阿波あわ罗导航こう计算机つくえ上うえ的てき那な些计算さん机つくえ，通常つうじょう包含ほうがん数すう十じゅう个晶体からだ管かん。以SSI IC建けん构整个CPU需要じゅよう数すう千个独立的晶片，但ただし与あずか之これ前まえ的てき分立ぶんりつ晶あきら体からだ管かん设计相しょう比ひ，依然いぜん省しょう下か很多空そら间与电力。肇はじめ因いん于微電子でんし科技かぎ的てき进步，在ざいIC上じょう的てき晶あきら体からだ管かん数量すうりょう越来ごえく越えつ大だい，因いん此减少しょう了りょう建けん构一个完整せいCPU需要じゅよう的てき独立どくりつIC数量すうりょう。「中ちゅう规模集成しゅうせい电路」（MSI）与あずか「大だい规模集成しゅうせい电路」（LSI）将しょう内含ないがん的てき晶あきら体からだ管かん数量すうりょう增加ぞうか到いた成なり百ひゃく上じょう千せん。

1964年ねんIBM推出了りょうSystem/360计算机つくえ架か构，此架构让一系列速度与性能不同的IBM计算机つくえ可か以运行ぎょう相しょう同どう的てき程ほど序じょ。此确实为一いち项创举，因いん为当时的计算机つくえ大だい多た互不相しょう容よう，甚至同どう一家厂商制造的也是如此。为了实践此项创举，IBM提出ていしゅつ了りょう微ほろ程ほど序じょ概念がいねん，此概念がいねん依然いぜん广泛使用しよう在ざい现代CPU上じょう。System/360架か构由于太过成功せいこう，因いん此主宰しゅさい了りょう大型おおがた计算机つくえ数すう十じゅう年ねん之の久ひさ，并留下か一系列使用相似架构，名めい为IBM zSeries的てき现代主ぬし机つくえ产品。同どう一いち年ねん（1964），迪すすむ吉きち多おお（DEC）推出另一个深具影响力且瞄准科学与研究市场的计算机，名めい为PDP-8。DEC稍やや后きさき推出非常ひじょう有名ゆうめい的てきPDP-11，此产品原しなはら先さき计划以SSI IC构组，但ただし在ざいLSI技わざ术成熟せいじゅく后きさき改あらため为LSI IC。与あずか之これ前ぜんSSI和わMSI的てき祖先そせん相しょう比ひ，PDP-11的てき第だい一いち个LSI产品包含ほうがん了りょう一いち个只用よう了りょう4个LSI IC的てきCPU。

晶あきら体からだ管かん计算机つくえ有ゆう许多前まえ一代产品沒有的优点。除じょ了りょう可か靠もたれ度ど与あずか低てい耗电量りょう之の外そと，由ゆかり于晶体からだ管かん的てき状じょう态转换时间比继电器き和わ真空しんくう管かん短たん得とく多た，CPU也就拥有更さら快かい的てき速度そくど。得とく益えき于可靠もたれ度ど的てき提ひさげ升ます和かず晶あきら体からだ管かん转换器き切きり换时间的缩短，CPU的てき时钟频率在ざい此时期き达到十じゅう几百ひゃく万まん赫兹。另外，由ゆかり于分立ぶんりつ晶あきら体からだ管かん与あずかIC CPU的てき使用しよう量りょう大增おおます，新しん的てき高性能こうせいのう设计，例れい如SIMD（单指令れい多数たすう据すえ）、向むかい量りょう处理机つくえ开始出で现。这些早期そうき的てき实验性せい设计，刺激しげき了りょう之の后きさき超ちょう级计算さん机つくえ（例れい如克かつ雷かみなり公司こうし）的てき崛起。

中央ちゅうおう處理しょり器き操作そうさ原理げんり

CPU的てき主要しゅよう运作原理げんり，不ふ论其外觀がいかん，都みやこ是ただし执行储存于被称しょう为程序じょ裡うら的てき一いち系列けいれつ指令しれい。在ざい此討论的是ぜ遵循普遍ふへん的てき馮·諾だく伊い曼結構けっこう（von Neumann architecture）设计的てき装置そうち。程ほど序じょ以一系列数字储存在计算机記憶きおく體たい中なか。差さ不ふ多た所有しょゆう的てき冯·诺伊曼CPU的てき运作原理げんり可分かぶん为四个階段かいだん：提ひっさげ取ど、解かい碼、执行和わ写うつし回かい。

第だい一いち階段かいだん，提ひっさげ取ど，从程序じょ内ない存そん中ちゅう檢索けんさく指令しれい（为数值或一いち系列けいれつ数すう值）。由ゆかり程ほど序じょ計数けいすう器き指定してい程ほど序じょ記憶きおく體たい的てき位置いち，程ほど序じょ計数けいすう器き保存ほぞん供きょう識別しきべつ目前もくぜん程ほど序じょ位置いち的てき数すう值。换言之の，程ほど序じょ計数けいすう器き記錄きろく了りょうCPU在ざい目前もくぜん程ほど序じょ裡うら的てき蹤跡。提ひっさげ取ど指令しれい之の后きさき，PC根據こんきょ指令しれい式しき長ちょう度ど增加ぞうか記憶きおく體たい單元たんげん。指令しれい的てき提ひっさげ取ど常常つねづね必须从相对较慢的記憶きおく體たい尋ひろ找，导致CPU等とう候こう指令しれい的てき送おく入いれ。这个问题主要しゅよう被ひ论及在ざい現代げんだい处理器き的てき快かい取と和わ管かん線せん化か架か构（见下）。

CPU根據こんきょ从記憶きおく體たい提ひっさげ取ど到いた的てき指令しれい来らい決定けってい其执行ぎょう行ぎょう为。在ざい解かい碼階段かいだん，指令しれい被ひ拆解为有意義いぎ的てき片かた段だん。根據こんきょCPU的てき指令しれい集しゅう架か构（ISA）定義ていぎ将しょう数すう值解譯やく为指令れい。一部分いちぶぶん的てき指令しれい数すう值为运算碼，其指示しじ要よう进行哪些运算。其它的てき数すう值通常つうじょう供給きょうきゅう指令しれい必要ひつよう的てき資し訊，諸しょ如一个加法かほう运算的てき运算目め标。这样的てき运算目め标也许提供ていきょう一いち个常数すう值（即そく立たて即そく值），或ある是ぜ一个空間的定址值：暫存器き或ある記憶きおく體位たいい址し，以定じょう址し模も式しき決定けってい。在ざい舊きゅう的てき设计中ちゅう，CPU裡うら的てき指令しれい解かい碼部分ぶぶん是ぜ無法むほう改あらため变的硬かた体からだ装置そうち。不ふ过在眾多抽象ちゅうしょう且复杂的CPU和わISA中ちゅう，一いち个微ほろ程ほど序じょ时常用よう来らい幫助转换指令しれい为各種かくしゅ形態けいたい的てき訊号。这些微ほろ程ほど序じょ在ざい已やめ成なり品ひん的てきCPU中ちゅう往往おうおう可か以重写うつし，方便ほうべん变更解かい碼指令しれい。

在ざい提ひっさげ取ど和解わかい碼階段之だんし后きさき，接せっ著ちょ进入执行階段かいだん。該階段中だんなか，連接れんせつ到いた各種かくしゅ能のう夠进行ぎょう所しょ需运算さん的てきCPU部ぶ件けん。例れい如，要求ようきゅう一いち个加法ほう运算，算さん术逻辑单元もと将しょう会かい連接れんせつ到いた一组輸入和一组輸出。輸入ゆにゅう提供ていきょう了りょう要よう相あい加か的てき数すう值，而且在ざい輸出ゆしゅつ将はた含有がんゆう總和そうわ结果。ALU内含ないがん電路でんろ系統けいとう，以于輸出ゆしゅつ端はし完成かんせい简单的てき普通ふつう运算和わ逻辑运算（比ひ如加法ほう和わ位くらい元もと运算）。如果加法かほう运算產さん生せい一いち个对該CPU处理而言过大的てき结果，在ざい标誌暫存器き裡うら，溢出标誌可能かのう会かい被ひ設置せっち（參まいり见以下か的てき数すう值精度せいど探さがせ討）。

最さい终階段かいだん，写うつし回かい，以一定格式将执行階段的结果简单的写回。运算结果经常被ひ写うつし进CPU内部ないぶ的てき暫存器き，以供隨ずい后きさき指令しれい快速かいそく存そん取と。在ざい其它案あん例れい中ちゅう，运算结果可能かのう写うつし进速度そくど较慢，如容量りょう较大且较便宜べんぎ的てき主しゅ記憶きおく體たい。某ぼう些类型がた的てき指令しれい会かい操作そうさ程ほど序じょ計数けいすう器き，而不直接ちょくせつ產さん生せい结果資料しりょう。这些一般いっぱん稱しょう作さく「跳とべ轉てん」並なみ在ざい程ほど序じょ中ちゅう帶たい来らい循環じゅんかん行くだり为、條件じょうけん性せい执行（透とおる过條件じょうけん跳とべ轉てん）和わ函はこ式しき。许多指令しれい也会改あらため变标誌し暫存器き的てき状じょう态位元もと。这些标誌可用かよう来らい影響えいきょう程ほど序じょ行ぎょう为，緣由えんゆ于它们时常つね显出各種かくしゅ运算结果。例れい如，以一个「比ひ较」指令しれい判斷はんだん兩りょう个值的てき大小だいしょう，根據こんきょ比ひ较结果はて在ざい标誌暫存器き上じょう設置せっち一いち个数值。这个标誌可か藉由隨ずい后きさき的てき跳とべ轉てん指令しれい来らい決定けってい程ほど序じょ动向。

在ざい执行指令しれい並なみ写うつし回かい结果資料しりょう之の后きさき，程ほど序じょ計数けいすう器き的てき值会遞增ていぞう，反覆はんぷく整せい个过程ほど，下した一个指令周期正常的提取下一个順序指令。如果完成かんせい的てき是ぜ跳とべ轉てん指令しれい，程ほど序じょ計数けいすう器き将しょう会かい修おさむ改あらため成なり跳とべ轉うたて到いた的てき指令しれい位い址し，且程序じょ繼續けいぞく正常せいじょう执行。许多复杂的てきCPU可か以一次提取多个指令、解かい碼，並なみ且同时执行ぎょう。这个部分ぶぶん一いち般涉及「經典きょうてんRISC管かん線せん」，那な些实際ぎわ上じょう是ぜ在ざい眾多使用しよう简单CPU的てき電子でんし装置そうち中ちゅう快速かいそく普及ふきゅう（常つね称しょう为微ほろ控ひかえ制せい器き）。

设计与あずか實じつ作さく

整数せいすう范围

CPU数字すうじ表示ひょうじ方法ほうほう是ぜ一个设计上的选择，这个选择影かげ响了设备的てき工作こうさく方式ほうしき。一些早期的数字计算机内部使用电气模型来表示通用的十じゅう进制（基もと于10进位）記數きすう系統けいとう数字すうじ。还有一些罕见的计算机使用三さん进制表示ひょうじ数字すうじ。几乎所有しょゆう的てき现代的てきCPU使用しよう二に进制系けい统来らい表示ひょうじ数字すうじ，这样数字すうじ可か以用具有ぐゆう两个值的物理ぶつり量りょう来らい表示ひょうじ，例れい如高低こうてい电平等ひとし等ひとし。

MOS 6502微ほろ处理器き，双そう列れつ直ちょく插式封ふう装そう格式かくしき，一いち种非常ひじょう流行りゅうこう的てき8位い芯しん片へん

与あずか数表示すうひょうじ相しょう关的是ぜ一いち个CPU可か以表示ひょうじ的てき数すう的てき大小だいしょう和わ精度せいど，在ざい二に进制CPU情じょう形がた下か，一いち个位くらい（bit）指ゆび的てき是ぜCPU处理的てき数すう中ちゅう的てき一个有意义的位，CPU用よう来らい表示ひょうじ数すう的てき位い数量すうりょう常常つねづね被ひ称しょう作さく“字じ长”、“位い宽”、“数かず据すえ通路つうろ宽度”，或ある者もの当とう严格地ち涉わたる及到整数せいすう（与あずか此相对的是ぜ浮点数すう）时，称しょう作さく“整数せいすう精度せいど”，该数量すうりょう因いん体系たいけい结构而异，且常常つね在ざい完全かんぜん相しょう同どう的てきCPU的てき不同ふどう部ぶ件けん中ちゅう也有やゆう所しょ不同ふどう。例れい如：一いち个8位い的てきCPU可か处理在ざい八个二进制数码（每まい个数码具有ぐゆう两个可能かのう的てき取と值，0或ある1）表示ひょうじ范围内的ないてき数すう，也就是ぜ说，2⁸或ある256个离散的てき数すう值。 实际上じょう，整数せいすう精度せいど在ざいCPU可か执行的てき软件所しょ能のう利用りよう的てき整数せいすう取と值范围上设置了りょう硬かた件けん限げん制せい。

整数せいすう精度せいど也可影かげ响到CPU可か寻址（定じょう址し）的てき内ない存そん数量すうりょう。譬たとえ如，如果二に进制的てきCPU使用しよう32位くらい来らい表示ひょうじ内ない存そん地ち址し，而每一个内存地址代表一个八位元组，CPU可か定位ていい的てき容量ようりょう便びん是ぜ2³²个位元もと组或4GB。以上いじょう是ぜ简单描述的てきCPU地ち址し空そら间，通常つうじょう实际的てきCPU设计使用しよう更さら为复杂的寻址方法ほうほう，例れい如为了りょう以同样的整数せいすう精度せいど寻址更さら多た的てき内ない存そん而使用しよう分ぶん页技わざ术。

更さら高だか的てき整数せいすう精度せいど需要じゅよう更さら多た线路以支持しじ更さら多た的てき数字すうじ位い元もと，也因此结构更复杂、更さら巨大きょだい、更さら花はな费能源げん，也通常つうじょう更さら昂のぼる贵。因よし此尽管かん市し面めん上じょう有ゆう许多更さら高だか精せい准じゅん度ど的てきCPU（如16，32，64甚至128位い），但ただし依然いぜん可か见应用よう软件执行在ざい4或ある8位い的てき微ほろ控ひかえ制せい器き上うえ。越えつ简单的てき微ほろ控ひかえ制せい器き通常つうじょう较便宜べんぎ，花はな费较少しょう能のう源げん，也因此产生せい较少热量。这些都と是ぜ设计电子设备的てき主要しゅよう考量こうりょう。然しか而，在ざい专业级的应用上じょう，额外的てき精度せいど给予的てき效こう益えき（大だい多た是ぜ给予额外的てき地ち址し空そら间）通常つうじょう显著影かげ响它们的设计。为了同どう时得到いた高こう与あずか低位ていい宽度的てき优点，许多CPU依よ照あきら不同ふどう功こう用よう将はた各かく部分ぶぶん设计成なり不ふ一いち样的位い宽度。例れい如IBM System/370使用しよう一いち个原为32位い的てきCPU，但ただし它在其浮点单元使用しよう了りょう128位い精度せいど，以得到いた更さら佳よ的てき精せい确度与あずか浮点数すう的てき表示ひょうじ范围。许多后きさき来らい的てきCPU设计使用しよう类似的てき混合こんごう位い宽，尤ゆう其当处理器き设计为通用つうよう用途ようと，因いん而需要よう合理ごうり的てき整数せいすう与あずか浮点数すう运算能力のうりょく时。

时钟频率

逻辑分ぶん析仪显示一个同步的数据系统中的时间与状态

主しゅ条目じょうもく：时钟频率

主おも頻しき＝外そと頻しき×倍ばい頻しき。

大だい部分ぶぶん的てきCPU，甚至大だい部分ぶぶん的てき时序逻辑设备，本ほん质上都と是ぜ同どう步ふ的てき。也就是ぜ说，它们被ひ设计和わ使用しよう的てき前ぜん題だい是ぜ假かり设都在ざい同一どういつ个同步ふ信号しんごう中ちゅう工作こうさく。这个信号しんごう，就是众所周知しゅうち的てき时脈訊号，通常つうじょう是ぜ由よし一いち个周期き性的せいてき方ほう波なみ（构成）。通つう过计算さん电信号ごう在ざいCPU众多不同ふどう电路中ちゅう的てき分ぶん支ささえ中ちゅう循环所しょ需要じゅよう的てき最大さいだい时间，设计者しゃ们可为时脈訊号选择一いち个适合あい的てき周期しゅうき。

该周期き必须比ひ信号しんごう在ざい延のべ迟最大さいだい的てき情況じょうきょう下か移うつり动或者しゃ传播所しょ需的时间更さら长。设计整せい个CPU在ざい时钟信号しんごう的てき上うえ升ます沿和わ下降かこう沿附近ふきん移うつり动数据すえ是ぜ可能かのう的てき。无论是ぜ在ざい设计还是元もと件けん的てき维度看み来らい，均ひとし对简化かCPU有ゆう显著的てき优点。同どう时，它也存在そんざいCPU必须等とう候こう回かい应较慢元件けん的てき缺点けってん。此限制せい已やめ透とおる过多种增加ぞうかCPU并行运算的てき方法ほうほう下か被ひ大幅おおはば的てき补偿了りょう。（见下文ぶん）

无论如何いか，结构上じょう的てき改良かいりょう无法解決かいけつ所有しょゆう同どう步ふCPU的てき弊へい病びょう。比ひ方かた說せつ，时脈訊号易えき受其它的电子信号しんごう影かげ响。在ざい逐渐复杂的てきCPU中ちゅう，越来ごえく越えつ高だか的てき时钟频率使し其更难与整せい个单元もと的てき时脈訊号同どう步ふ。是ぜ故こ近代きんだい的てきCPU傾向けいこう发展多た个相同どう的てき时脈訊号，以避免めん单一信号的延迟使得整个CPU失しつ灵。另一个主要的问题是，时脈訊号的てき增加ぞうか亦また使つかい得とくCPU产生的てき热能增加ぞうか。持もち续变动的时钟频率使し得とく许多元もと件けん切きり换（Switch）而不论它们是否ひ处于运作状じょう态。一般いっぱん来らい說せつ，一个处于切换状态的元件比处于静止状态还要耗费更多的能のう源げん。因よし此，时钟频率的てき增加ぞうか使し得とくCPU需要じゅよう更さら有效ゆうこう率りつ的てき冷却れいきゃく方案ほうあん。

其中一个处理切换不必要元件的方法称为时脈閘控，即そく关闭对不必要ひつよう元もと件けん的てき时钟频率（有效ゆうこう的てき禁止きんし元もと件けん）。但ただし此法被ひ认为太ふとし难实行ぎょう而不见其低てい耗能通用つうよう性せい。另一个对全程时钟信号的方法是同时移除时钟信号。当とう移うつり除じょ全ぜん程ほど时钟信号しんごう;使つかい得とく设计的てき程ほど序じょ更さら加か复杂时，非ひ同どう步ふ（或ある無な時とき脈みゃく）设计使し其在能のう源げん消しょう耗与產さん生せい熱ねつ能のう的てき维度上じょう更さら有ゆう优势。罕见的てき是ぜ，所有しょゆう的てきCPU建造けんぞう在ざい沒ぼつ有ゆう利用りよう全ぜん程ほど时钟信号しんごう的てき狀況じょうきょう。兩りょう个值得とく注意ちゅうい的てき範はん例れい是ぜARM（"Advanced RISC Machine"）順じゅん从AMULET以及MIPS R3000相そう容ようMiniMIPS。与あずか其完全ぜん移うつり除じょ时脈訊号，部ぶ份CPU的てき设计允まこと许一定いってい比例ひれい的てき装置そうち不同ふどう步ふ，比ひ方かた說せつ使用しよう不同ふどう步ふ算術さんじゅつ邏輯單元たんげん連接れんせつ超ちょう純量じゅんりょう管かん線せん以達成たっせい一部份的算術效能增进。在ざい不ふ将しょう时脈訊号完全かんぜん移うつり除じょ的てき情況じょうきょう下か，不同ふどう步ふ的てき设计可か使し其表現出げんしゅつ比ひ同どう步ふ計数けいすう器き更さら少すくな的てき数学すうがく运算。因よし此，结合了りょう不同ふどう步ふ设计極ごく佳けい的てき能のう源げん耗损量りょう及熱能のう產さん生せい率りつ，使つかい它更適合てきごう在ざい嵌入かんにゅう式しき计算机つくえ上うえ运作。

并行

低てい标量CPU的てき运算过程示しめせ意い。注意ちゅうい其需要じゅよう15个循環じゅんかん以完成かんせい三さん个指令れい

主しゅ条目じょうもく：并行计算

前面ぜんめん描述的てきCPU结构只ただ能のう在ざい同どう一时间点执行一个指令しれい，这种类型的てきCPU被ひ称しょう为低てい标量。

这一类型的てきCPU有ゆう一いち很大的てき缺点けってん：效率こうりつ低ひく。由よし于只能のう执行一いち个指令れい，此类的てき进程給与きゅうよ低てい标量CPU固有こゆう的てき低てい效能こうのう。由よし于每次じ僅有一个指令能夠被执行，CPU必须等とう到いた上うわ个指令れい完成かんせい才能さいのう繼續けいぞく执行。如此便びん造成ぞうせい下か标量CPU延のべ宕在需要じゅよう兩りょう个以上じょう的てき时钟循環じゅんかん才能さいのう完成かんせい的てき指令しれい。即そく便びん增加ぞうか第だい二に个执行ぎょう單元たんげん（见下文ぶん）也不会かい大幅おおはば提ひさげ升ます效能こうのう；除じょ了りょう單たん一通道的延宕以外，雙そう通どおり道どう的てき延のべ宕及未み使用しよう的てき晶あきら体からだ管かん数量すうりょう亦また增加ぞうか了りょう。如此的てき设计使し得え不ふ论CPU可か使用しよう的てき資源しげん有ゆう多少たしょう，都と僅能一次运行一个指令並可能達到标量的てき效能こうのう（一个指令需一个时脈循環）。無む论如何なに，大部おおぶ份的效能こうのう均ひとし为下标量（一个指令需超过一个时脈循環）。

为了達成たっせい标量目め标以及更佳けい的てき效能こうのう，导致使し得とくCPU傾向けいこう平行へいこう运算的てき各種かくしゅ设计越来ごえく越えつ多た。提ひっさげ到いたCPU的てき平行へいこう，有ゆう兩りょう个字彙じい常用じょうよう来らい區分くぶん这些设计的てき技術ぎじゅつ。指令しれい平行へいこう处理（Instruction Level Parallelism, ILP）以增加ぞうかCPU执行指令しれい的てき速そく率りつ（换句話はなし說せつ，增加ぞうかon-die执行資源しげん的てき利用りよう），以及执行緒いとぐち平行へいこう处理（Thread Level Parallelism, TLP）目的もくてき在ざい增加ぞうか执行緒いとぐち（有效ゆうこう的てき个別程ほど序じょ）使つかい得とくCPU可か以同时执行ぎょう。每まい種たね方法ほうほう均ひとし可か由よし其如何なん嵌入かんにゅう或ある相あい对有效ゆうこう（对CPU的てき效能こうのう）来らい區分くぶん。

指令しれい級きゅう並行へいこう（Instruction level parallelism，ILP）：指令しれい管かん線せん化か与あずか超ちょう純量じゅんりょう架か构

基本きほん的てき管かん線せん结构示しめせ意い。假設かせつ在ざい最さい佳けい情況じょうきょう下か，这種管かん線せん可か以使CPU维持标量的てき效能こうのう

主しゅ条目じょうもく：指令しれい管かん線せん化か和わ超ちょう純量じゅんりょう

其中一種達成增加平行运算的方法，便びん是ぜ在ざい主要しゅよう指令しれい完成かんせい执行之の前ぜん，便びん进行指令しれい提ひっさげ取ど及解碼。这種最さい簡易かんい的てき技術ぎじゅつ，我わが們称为指令しれい管かん線せん化か，且其被ひ利用りよう在ざい泰やすし半はん現代げんだい的てき泛用CPU中ちゅう。透とおる过分解ぶんかい执行通どおり道どう至いたり離散りさん階段かいだん，指令しれい管かん線せん化か可か以兩个以上じょう的てき指令しれい同どう时执行ぎょう。相あい较于已やめ被ひ淘汰とうた的てき组合管かん線せん，指令しれい管かん線せん化か不ふ再さい使用しよう等とう候こう指令しれい完全かんぜん在ざい管かん線せん中ちゅう退出たいしゅつ才ざい执行下か一いち指令しれい的てき技術ぎじゅつ。

指令しれい管かん線せん化か產さん生せい了りょう下か一作業需要前一作業才可完成的可能性。此类狀況じょうきょう又また常つね称しょう为相依よ衝突しょうとつ。解決かいけつ的てき方法ほうほう是ぜ，对此类的情況じょうきょう增加ぞうか额外的てき注意ちゅうい，及在相しょう依よ衝突しょうとつ发生时延遲おそ一部いちぶ份的指令しれい。自然しぜん地ち，此種解決かいけつ方法ほうほう需要じゅよう额外的てき循環じゅんかん，是ぜ故こ指令しれい管かん線せん化か的てき处理器き比ひ低てい标量处理器き还要复杂。（虽然不ふ是ぜ很显著ちょ）一个指令管線化的处理器的效能可能十分接近标量，只ただ需禁止きんし管かん線せん推遲即そく可か。（在ざい一个階段需要超过一个以上的循環的指令）

简单的てき上じょう标量管かん線せん。藉由同どう时提取と和わ分派ぶんぱ兩りょう个指令れい，能のう夠在一个时脈循環中完成最多兩个指令

此外，对于指令しれい管かん線せん化か的てき改あらため进啟发了減少げんしょうCPU元もと件けん閒あいだ置おけ时间的てき技術ぎじゅつ。称しょう为超ちょう标量的てき设计包括ほうかつ了りょう一條長指令管線化及多个相同的执行單元。上うえ标量管かん線せん的てき分派ぶんぱ器き同どう时讀取よみと及通过数个指令れい；分派ぶんぱ器き決定けってい指令しれい是ぜ否ひ能のう夠平行へいこう执行（同どう时执行ぎょう）並なみ分配ぶんぱい到いた可か执行的てき执行單元たんげん。大だい致上来らい說せつ，一いち个上标量的てきCPU能のう夠同时分派ぶんぱ越えつ多た的てき指令しれい給きゅう閒あいだ置おけ的てき执行單元たんげん，就能夠完成かんせい越えつ多た的てき指令しれい。

上うえ标量CPU结构的てき设计中ちゅう，最さい困難こんなん的てき部ぶ份便是ぜ創造そうぞう一いち个有效率こうりつ的てき分派ぶんぱ器き。分派ぶんぱ器き必须能のう夠快速そく且正確かく的てき決定けってい指令しれい是ぜ否ひ能のう夠平行へいこう执行，並なみ且讓閒あいだ置おけ的てき执行單元たんげん最小さいしょう化か。其需要よう指令しれい管かん線せん化か常つね时的充滿じゅうまん指令しれい流りゅう，且提升ます了りょう在ざい上うえ标量结构中ちゅう一定いってい数量すうりょう的てきCPU快かい取と。其亦催生了りょう危害きがい迴避的てき技術ぎじゅつ，如分ぶん支ささえ預あずか測はか、投機とうき执行与あずか跨またが序じょ执行以维持じ高層こうそう次じ的てき效能こうのう。藉由嘗試預あずか測はか特定とくてい的てき指令しれい選擇せんたく何なん分ふん支ささえ（路みち徑みち），CPU能のう夠最小さいしょう化か整せい个指令しれい管かん線せん等とう待まち特定とくてい的てき指令しれい完成かんせい的てき次数じすう。投機とうき执行則そく是ぜ藉著执行部ぶ份的指令しれい以得知ち其是否いや在ざい整せい个作業さぎょう完成かんせい后きさき仍被需要じゅよう而提供ていきょう適度てきど的てき效能こうのう提ひさげ升ます。跨またが序じょ执行則そく是重これしげ新しん整理せいり指令しれい执行的てき命令めいれい以降いこう低てい資料しりょう相しょう依よ。

当とう不ふ是ぜ所有しょゆう的てきCPU元もと件けん均ひとし有ゆう上じょう标量效能こうのう时，未ひつじ達たち上じょう标量的てき元もと件けん效能こうのう便びん会かい因いん定てい序じょ推遲而降低ひく。奔腾的てき原型げんけい有ゆう兩りょう个每一时脈循環可接收一个指令的上标量算術逻辑單元，但ただし其浮點てん算術さんじゅつ处理器き（Floating Point Unit, FPU）不能ふのう在ざい每まい一时脈循環接收一个指令。因よし此P5的てき效能こうのう只ただ能のう算さん是ぜ整数せいすう上じょう标量而非浮點上じょう标量。英えい特とく爾なんじPentium结构的てき下か一いち代だいP6加入かにゅう了りょう浮點运算处理器き的てき上じょう标量能力のうりょく，因いん此在浮點指令しれい上じょう有ゆう显著的てき效能こうのう提ひさげ升ます。

此兩種しゅ简单的てき管かん線せん及上标量设计，均ひとし能のう透とおる过允许單一处理器在一个时钟循环完成一个指令，提つつみ升ます指令しれい管かん線せん化か的てき效能こうのう。多数たすう的てき近代きんだいCPU设计至いたり少しょう都と在ざい上うえ标量以上いじょう，且几乎所有しょゆう十じゅう年ねん内的ないてき泛用CPU均ひとし達たち上じょう标量。近年きんねん来らい，一些重視高指令管線化的计算机将其从CPU的てき硬かた体からだ移うつり至いたり软件。超ちょう長ちょう指令しれい字じ元もと（的てき策略さくりゃく使し得とく一部份的指令管線化成为软件，減少げんしょうCPU推动指令しれい管かん線せん化か的てき工作こうさく量りょう，並なみ降くだ低てい了りょうCPU的てき设计复杂度ど。

執行しっこう緒いとぐち級きゅう並行へいこう（Thread-level parallelism，TLP）：同どう时执行ぎょう緒いとぐち执行或ある线程级并行ぎょう处理

另一个常用以增加CPU平行へいこう运算效能こうのう的てき策略さくりゃく是ぜ讓ゆずるCPU有ゆう同どう时执行ぎょう多た个执行緒いとぐち的てき能力のうりょく。大だい致上說せつ来らい，高こう同どう时执行ぎょう緒いとぐち平行へいこう执行（TLP）CPU比ひ高だか指令しれい平行へいこう执行来いきき的てき有用ゆうよう。许多由ゆかり克かつ雷かみなり公司こうし（Cray）公司こうし于1970年代ねんだい及1980年代ねんだい晚期ばんき所しょ首くび創そう的てき同どう时执行ぎょう緒いとぐち平行へいこう执行，專せん于該方法ほうほう而啟发了龐大的てき計算けいさん效力こうりょく。（就时间上而言）事こと实上，TLP多た线程运算自じ从1950年ねん就已经开始はじめ被ひ运用了りょう(Smotherman 2005)。在ざい单处理り器き设计中ちゅう，两种主要しゅよう实现TLP的てき设计方法ほうほう是ぜ芯しん片へん级多处理（CMP）芯しん片へん层多线程处理和わ同どう步ふ多た執行しっこう緒いとぐち（simultaneous multithreading，SMT）。同どう级别层多线程处理。在ざい更さら高だか级层中ちゅう，一台计算机中有多个单独的处理器，常常つねづね运用对称多た处理机つくえ（SMP）和わnon-uniform memory access（NUMA）非ひ独立どくりつ内ない存そん访问的てき方式ほうしき来らい组织。这些非常ひじょう不同ふどう的てき方法ほうほう，全部ぜんぶ为了实现同一どういつ个目标，就是增加ぞうかCPU同どう时处理り多た个线程ほど的てき能力のうりょく。

CMP和わSMP这两种方法ほう其实是非ぜひ常つね相似そうじ的てき，而且是ぜ最さい直接的ちょくせつてき方法ほうほう。这里有ゆう一いち些概念がいねん上じょう的てき东西关于如何いか实两个或是ぜ两个以上いじょう完全かんぜん单独的てきCPU。在ざいCMP中ちゅう，多た个处理り器き内ない核かく会かい被ひ放ひ入にゅう同一どういつ个包中ちゅう，有ゆう时会在ざい非常ひじょう相近すけちか的てき集成しゅうせい电路中なか。另一方面ほうめんSMP包含ほうがん多た个包在ざい其中，NUMA和わSMP很相像ぞう，但ただし是ぜNUMA使用しよう非ひ单一的内存访问方式。这些对于一台有着多个CPU的てき电脑来らい说是非常ひじょう重要じゅうよう的てき，因いん为每个处理り器き访问内ない存そん的てき时间会かい很快的てき被ひSMP分ぶん享とおる的てき模も块消耗掉，因いん些会造成ぞうせい很严重じゅう的てき延のべ迟，因いん为CPU要よう等とう待まち可用かよう的てき内ない存そん．这时NUMA是ぜ个不错的选择，它可以允许有多た个CPU同どう时存在そんざい一台电脑中而且SMP也可以同时实现．SMT有ゆう一些不同之处，就是SMT会かい尽つき可能かのう的てき减少CPU处理能力のうりょく的てき分布ぶんぷ。TLP的てき实现实际上じょう和わ超ちょう标量体系たいけい结构的てき实现有ゆう些相似そうじ，其实上じょう它常常つね被ひ用もちい在ざい超ちょう标量体系たいけい结构处理器き中ちゅう，如IBM的てきPOWER5。相そう比ひ于复制せい整せい个CPU，SMT会かい复制需要じゅよう的てき部分ぶぶん来らい提ひっさげ取ど指令しれい，加か密みつ和わ分配ぶんぱい，就像计算机つくえ中ちゅう的てき一般的寄存器一样。因よし此这样会使しSMT CPU保持ほじ处理单位运作的てき连续，一いち些通常会じょうかい提供ていきょう给处理り单位多た个指令れい而且来き自じ不同ふどう的てき软件线程，这和ILP结构很相似そうじ。相そう比ひ于处理り多た个指令れい来らい自じ同一どういつ个线程ほど，它会同どう时处理り来き自じ不同ふどう线程的てき多た个指令しれい。

数かず据すえ并行

主しゅ条目じょうもく：向むかい量りょう处理器き和わSIMD

上面うわつら提ひさげ及过的てき处理器き都と是ぜ一いち些常つね量りょう儀ぎ器き，而針对向量りょう处理的てきCPU是ぜ较不常つね见的类型，但ただし它的重要じゅうよう性せい却越来ごえく越えつ高だか。事こと实上，在ざい计算机つくえ計算けいさん上じょう，向むこう量りょう处理是ぜ很常见的。顾名思おもえ義よし，向むこう量りょう处理器き能のう在ざい一いち个命令めいれい週しゅう期き（one instruction）处理多項たこう数すう據よりどころ，这有別べつ于只能のう在ざい一个命令週期内处理單一数據的常量处理器。这兩種しゅ不同ふどう处理数すう據よりどころ的てき方法ほうほう，普遍ふへん分ぶん別称べっしょう为『單たん指令しれい，多た資料しりょう』（SIMD）及『單たん指令しれい，單たん資料しりょう』（SISD）。向むこう量りょう处理器き最大さいだい的てき优點就是能これよし夠在同どう一个命令週期中对不同的工作进行优化，例れい如：求もとめ一大堆数據的總和及向量的数量すうりょう积，更さら典型てんけい的てき例れい子こ就是多た媒体ばいたい應用おうよう程ほど序じょ（畫像がぞう、影像えいぞう、及聲音おん）与あずか及眾多た不同ふどう總そう类的科學かがく及工程こうてい上じょう的てき工作こうさく。当とう常つね量りょう处理器き只ただ能のう針はり对一组数據于單一命令週期内完全执行提取、解かい碼、执行和わ写うつし回かい四个階段的同时，向こう量りょう处理器き已やめ能のう对较大型おおがた的てき数すう據よりどころ如相同どう时间内ない执行相しょう同どう动作。当然とうぜん，这假設かせつ了りょう这个應用おうよう程ほど序じょ于單一命令週期内对处理器进行多次要求。

大だい多数たすう早期そうき的てき向むこう量りょう处理器き，例れい如Cray-1，大だい多おお都と只ただ会かい用よう于和科か研けん及密碼學有ゆう關せき的てき應用おうよう程ほど序じょ。但ただし是ぜ，隨ずい著ちょ多た媒体ばいたい向こう数すう位い媒体ばいたい轉移てんい，对于能のう做到『單たん指令しれい，多た資料しりょう』的てき普通ふつう用途ようと处理器き需求大だい增ぞう。于是，在ざい浮點計算けいさん器き普及ふきゅう化か不ふ久ひさ，擁よう有ゆう『單たん指令しれい，多た資料しりょう』功こう能のう的てき普通ふつう用途ようと处理器き便びん面めん世よ了りょう。有ゆう些早期き的てき『單たん指令しれい，多た資料しりょう』規格きかく，如英特とく爾なんじ的てきMMX，只ただ能のう作さく整数せいすう运算。因よし为大多数たすう要求ようきゅう『單たん指令しれい，多た資料しりょう』的てき應用おうよう程ほど序じょ都と要よう处理浮點数字すうじ，所以ゆえん这个規格きかく对软件けん开发者しゃ無な疑うたぐ是ぜ一いち个主要よう障礙しょうがい。幸さいわい好よしみ，这些早期そうき的てき设计慢慢地ち被ひ改あらため进和重おも新しん设计为現时普遍ふへん的てき『單たん指令しれい，多た資料しりょう』新しん規格きかく，AMD公司こうし也推出で了りょう第だい一个真正能执行浮點SIMD指令しれい集しゅう3DNow!，在ざい每まい个时脈みゃく週しゅう期き可か得え到いた4个單精確せいかく度ど浮點数すう结果，是ぜ当とう时一般いっぱんx87浮點处理器き的てき4倍ばい。新しん規格きかく通常つうじょう都と于一ISA關連かんれん著ちょ。近年きんねん，一些值得注意的例子一定要数英特爾的SSE和かずPowerPC相關そうかん的てきAltiVec（亦また称たたえ为VMX）。

AMD Opteron六ろく核心かくしん處理しょり器き

多核たかく心こころ

主しゅ条目じょうもく：多核たかく心こころ

多核たかく心こころ中央ちゅうおう處理しょり器き是ぜ在ざい中央ちゅうおう處理しょり器き晶あきら片へん或ある封ふう裝そう中ちゅう包含ほうがん多た個こ處理しょり器き核心かくしん，以偶數すう為ため核心かくしん數すう目もく較為常見つねみ，一般いっぱん共用きょうよう二に级快かい取と。現今げんこん使用しよう雙そう核心かくしん和わ四核心以上處理器的個人電腦已相當普遍。

第だい一颗双核心处理器为IBM POWER4处理器き，2012年ねんIBM发布了りょう最新さいしん8核心かくしん的てきPOWER 7＋处理器き，拥有80MB L3缓存/芯しん片へん。

性能せいのう

CPU的てき性能せいのう和わ速度そくど取と決けつ於时钟频率（一般以赫茲或十億赫兹計算，即そくhz与あずかGhz）和わ每ごと週しゅう期き可か處理しょり的てき指令しれい（IPC），兩者りょうしゃ合併がっぺい起おこり來らい就是每秒まいびょう可か處理しょり的てき指令しれい（IPS）。 IPS值代表だいひょう了りょうCPU在ざい幾いく種しゅ人工じんこう指令しれい序列じょれつ下か“高峰こうほう期き”的てき執行しっこう率りつ，指示しじ和わ應用おうよう。而現實げんじつ中ちゅうCPU組成そせい的てき混合こんごう指令しれい和わ應用おうよう，可能かのう需要じゅよう比ひIPS值顯示けんじ的てき，用よう更さら長ちょう的てき時間じかん來らい完成かんせい。而內存そん層そう次じ結構けっこう的てき性能せいのう也大大だい影響えいきょう中央ちゅうおう处理器き的てき性能せいのう。通常つうじょう工程こうてい師し便びん用よう各種かくしゅ已やめ標準ひょうじゅん化か的てき測はか試こころみ去ざ測はか試ためしCPU的てき性能せいのう，已やめ標準ひょうじゅん化か的てき測はか試ためし通常つうじょう被ひ稱しょう為ため“基準きじゅん”（Benchmarks）。如SPECint，此軟仵試圖ず模擬もぎ現實げんじつ中ちゅう的てき環境かんきょう。測量そくりょう各かく常用じょうよう的てき應用おうよう程ほど序じょ，試ためし圖ず得とく出で現實げんじつ中ちゅうCPU的てき績效。

提ひさげ高だか電腦でんのう的てき處理しょり性能せいのう，亦また使用しよう多核たかく心しん處理しょり器き。原理げんり基本きほん上じょう是ぜ一個集成電路插入兩個以上的個別處理器（意義いぎ上じょう稱しょう為ため核心かくしん）。在ざい理想りそう的てき情況じょうきょう下か，雙そう核心かくしん處理しょり器き性能せいのう將はた是ぜ單たん核心かくしん處理しょり器き的てき兩りょう倍ばい。然しか而，在ざい現實げんじつ中ちゅう，因いん不ふ完かん善ぜん的てき軟件算法さんぽう，多核たかく心しん處理しょり器き性能せいのう增益ぞうえき遠とお遠とお低てい於理論ろん，增益ぞうえき只ただ有ゆう50％左右さゆう。但ただし增加ぞうか核心かくしん數量すうりょう的てき處理しょり器き，依然いぜん可か增加ぞうか一台計算機可以處理的工作量。這意味あじ著ちょ該處理しょり器き可か以處理しょり大量たいりょう的てき不同ふどう步ふ的てき指令しれい和わ事件じけん，可か分擔ぶんたん第だい一核心不堪重負的工作。有ゆう時じ，第だい二核心將和相鄰核心同時處理相同的任務，以防止ぼうし崩潰ほうかい。

CPU发热原理げんり

CPU是ぜ计算机つくえ系けい统中的てき核心かくしん组件，负责执行各かく种计算さん和わ指令しれい操作そうさ。当とうCPU运行时，它会进行大量たいりょう的てき电子计算和わ数すう据すえ处理操作そうさ，这需要よう电流通どおり过芯片へん内部ないぶ的てき导线和かず晶あきら体からだ管かん进行传输和わ开关操作そうさ。这个过程会かい导致电子之の间的摩擦まさつ和わ碰撞，产生能のう量りょう损耗，进而转化为热能のう。

另外，现代CPU在ざい高性能こうせいのう的てき同どう时也具有ぐゆう较高的てき功こう耗。当とうCPU运行时，它会消耗しょうもう相当そうとう的てき电能，其中一部分会被转化为热能。

實際じっさい應用おうよう

中央ちゅうおう处理器き大だい規模きぼ應用おうよう在ざい個人こじん電腦でんのう上うえ，現今げんこん電腦でんのう可か進入しんにゅう家庭かてい。全ぜん因いん集成しゅうせい電路でんろ的てき發展はってん，令れいPC在ざい大小だいしょう、性能せいのう以及價か位い等とう多た個こ方面ほうめん均ひとし有ゆう長足ちょうそく的てき進步しんぽ。現今げんこん中央ちゅうおう处理器き價か錢ぜに平ひらた宜よろし，用よう戶と可か自じ行くだり組ぐみ裝そう個人こじん電腦でんのう。主おも機き板いた等とう主要しゅよう電腦でんのう元もと件けん，均ひとし配合はいごう中央ちゅうおう处理器き設計せっけい。不同ふどう類型るいけい的てき中央ちゅうおう处理器き安あん裝そう到いた主しゅ機き板ばん上じょう不同ふどう類型るいけい的てきCPU插槽中ちゅう（如英えい特とく爾なんじ的てきLGA 1700、超ちょう微ほろ半導體はんどうたい的てきSocket AM5），令れい中央ちゅうおう處理しょり器き變へん得どく更さら省しょう電でん，溫度おんど更さら低ひく。大だい多數たすうIBM PC兼けん容よう機き（Pentium以後いご被ひ稱しょう為ため「標準ひょうじゅんPC」（Standard PC））使用しようx86架か構的处理器き，他た們主要よう由ゆかり英えい特とく爾なんじ和わ超ちょう微ほろ半導體はんどうたい兩家りょうけ公司こうし生産せいさん，此外威い盛もり電子でんし也有やゆう參與さんよ中央ちゅうおう处理器き的てき生產せいさん。但ただし與あずかIBM PC兼けん容よう機き不同ふどう，在ざい2006年ねん之の前ぜん蘋果電腦でんのう所しょ使用しよう的てき處理しょり器き一いち直ちょく是ぜIBM PowerPC RISC，之これ後ご的てき蘋果電腦でんのう轉てん而採用さいよう英えい特とく爾なんじ的てき處理しょり器き，以及EFI韌體。可か見み中央ちゅうおう处理器き在ざい現代げんだい電腦でんのう的てき重要じゅうよう地位ちい。

著名ちょめい公司こうし

以下いか公司こうし曾經或ある正ただし在ざい生產せいさん中央ちゅうおう處理しょり器き；包含ほうがん已やめ經けい倒たおせ閉、退出たいしゅつ市場いちば或ある被ひ併購的てき公司こうし。

• AMD（超ちょう微ほろ）
• Intel（英えい特とく爾なんじ）
• Andes (晶あきら心こころ科技かぎ)
• ARM（安やす謀はかりごと）
• Apple（蘋果）
• Broadcom Limited（博はく通どおり）
• Cirrus Logic（凌雲りょううん邏輯）
• Cyrix（賽さい瑞みず克かつ斯）
• 龍りゅう芯しん（中國科學院ちゅうごくかがくいん）
• DEC（迪すすむ吉よし多た）
• Fairchild（仙せん童わらわ）
• Fujitsu（富士通ふじつう）
• Harris（哈瑞斯）
• Hewlett Packard（惠めぐみ普ひろし）
• Hitachi（日立ひたち），見みRenesas（瑞みず薩）
• HUAWEI (華はな為ため)
• IBM（國際こくさい商業しょうぎょう機器きき）
• IDT
• Intersil
• Maxwell（麦むぎ克かつ斯韦）
• MHS
• Microsystems International
• MIPS Technologies（美よし普ひろし思おもえ科技かぎ）
• Mitsubishi（三菱みつびし），見みRenesas（瑞みず薩）
• MOS Technology
• Motorola (摩ま托たく罗拉)
• MediaTek(聯れん發はつ科か)
• NS（國家こっか半導體はんどうたい）
• NEC（日本電氣にほんでんき），見みRenesas（瑞みず薩）
• NexGen
• OKI（沖電氣おきでんき）
• OPTi
• Philips（飛ひ利とぎ浦うら）
• Qualcomm(高こう通どおり)
• RCA（美國びくに無む綫電）
• Renesas（瑞みず薩）
• Rise
• Rockwell（洛らく克かつ威い爾なんじ）
• Samsung (三星みつぼし)
• SGS，見みST（意い法ほう半導體はんどうたい）
• Sharp
• ST（意い法ほう半導體はんどうたい）
• Siemens（西門にしもん子こ）
• Synertek
• Sun（昇のぼり陽よう）
• Thompson（托たく馬ば森もり）
• Thomson（湯ゆ姆遜半導體はんどうたい），見みST（意い法ほう半導體はんどうたい）
• TSMC（台たい積せき電でん）
• TI（德とく克かつ薩斯儀ぎ器き）
• Toshiba（東芝とうしば）
• Transmeta（全ちょん美よし達たち）
• UMC（聯れん電でん）
• VIA（威い盛もり）
• Western Design Center（西部せいぶ設計せっけい中心ちゅうしん）
• Western Electric（西部せいぶ電氣でんき）
• ZiLOG

外部がいぶ連結れんけつ

• CPU简史
• CPU历史上しじょう的てき十じゅう个第一いち
• CMP簡要介かい紹 （页面存そん档备份，存そん于互联网档案あん馆） - 簡要的てき介かい紹了片上かたがみ多核たかく處理しょり器き，對たい常見つねみ的てき片上かたがみ多核たかく處理しょり器き採用さいよう的てき技術ぎじゅつ進行しんこう了りょう綜述
• Processor Design: An Introduction - 詳しょう盡つき地ち介かい紹微处理器き的てき设计，虽然有ゆう些資料しりょう未み完成かんせい和わ落伍らくご，但ただし仍具參考さんこう價か值。
• 微ほろ处理器き如何いか运作（页面存そん档备份，存そん于互联网档案あん馆）
• Pipelining: An Overview （页面存そん档备份，存そん于互联网档案あん馆） - CPU管かん線せん技術ぎじゅつ的てき簡介，由ゆかりArs Technica成なり员所写うつし。
• SIMD Architectures （页面存そん档备份，存そん于互联网档案あん馆） - SIMD的てき介かい紹与說明せつめい，尤ゆう其著重じゅう于SIMD与あずか桌上型がた计算机つくえ的てき关系。一いち样由Ars Technica所ところ写うつし。

微ほろ处理器き生產せいさん商しょう

• Advanced Micro Devices（页面存そん档备份，存そん于互联网档案あん馆） - AMD，其中一いち个生產せいさん相しょう容ようx86计算机つくえ的てきCPU生產せいさん商しょう
• ARM Ltd（页面存そん档备份，存そん于互联网档案あん馆） - 安やす謀はかりごと國際こくさい科技かぎ，少数しょうすう只ただ授權其CPU设计而沒有ゆう自じ行くだり制せい造づくり的てき公司こうし。嵌入かんにゅう式しき應用おうよう软件最さい常つね被ひARM架か构微ほろ处理器き执行。
• Freescale Semiconductor（页面存そん档备份，存そん于互联网档案あん馆） -（前身ぜんしん是ぜMotorola的まと）飞思卡尔，设计数すう款嵌入かんにゅう装置そうち以及SoC PowerPC处理器き。
• IBM Microelectronics - IBM的てき微ほろ電子でんし分ぶん公司こうし，设计出で许多IBM POWER与あずかPowerPC，包括ほうかつ许多游ゆう戏机的てきCPU。
• Intel Corp（页面存そん档备份，存そん于互联网档案あん馆） - 英えい特とく爾なんじ，许多著名ちょめいCPU的てき生產せいさん者しゃ，包括ほうかつIA-32、IA-64与あずかXScale。也是许多用よう在ざい他た們自家かCPU的てき週しゅう邊べ產品さんぴん的てき制せい造づくり者しゃ。
• MIPS Technologies（页面存そん档备份，存そん于互联网档案あん馆） - MIPS科技かぎ公司こうし，MIPS架か构的まと制せい造づくり者しゃ，在ざいRISC设计領域りょういき的てき先鋒せんぽう。
• Sun Microsystems（页面存そん档备份，存そん于互联网档案あん馆） - 升ます阳，SPARC架か构（RISC）的てき制せい造づくり者しゃ。
• Transmeta（页面存そん档备份，存そん于互联网档案あん馆） - 全ちょん美よし達たち，低てい電力でんりょくX86相あい容ようCPU的てき創造そうぞう者しゃ，例れい如Crusoe与あずかEfficeon。
• VIA（页面存そん档备份，存そん于互联网档案あん馆） - 威い盛もり，低てい功こう率りつX86相あい容ようCPU的てき制せい造づくり商しょう，例れい如C3。

参まいり见

• 微ほろ处理機き、微ほろ控ひかえ制せい器き、單たん晶あきら片へん
• CPU鎖くさり頻しき、倍ばい頻しき器うつわ
• 指令しれい集しゅう（CISC、RISC）
• MMX、EMMI、3DNow!、SSE、SSE2、SSE3
• 真ま实模式しき、保護ほご模も式しき、虛きょ擬なずらえ86模も式しき
• Pentium OverDrive
• 总线（BUS）、前ぜん端はし匯流排はい（FSB）
• 浮点运算器き（FPU）
• 電機でんき工程こうてい學がく