组合逻辑电路

在ざい数字すうじ电路理論りろん中ちゅう，组合逻辑电路（英語えいご：Combinatorial logic, combinational logic）是ぜ一いち種しゅ邏輯電路でんろ，它的任にん一时刻的稳态输出，仅仅与该时刻こく的てき输入变量的てき取と值有关，而与该时刻こく以前いぜん的てき输入变量取と值无关。相對そうたい於組合くみあい邏輯電路でんろ，时序逻辑电路的てき輸出ゆしゅつ結果けっか除じょ了りょう依よ照あきら目前もくぜん的てき輸入ゆにゅう外がい也和先さき前まえ的てき輸入ゆにゅう有ゆう關係かんけい。从电路ろ结构分析ぶんせき，组合电路由ゆかり各かく种逻辑门组成，网络中ちゅう无记忆元件けん，也无反はん馈线。

組合くみあい邏輯是ぜ在ざい電腦でんのう被ひ用もちい來らい做輸入ゆにゅう的てき訊號跟儲存そん的てき資料しりょう作さく逻辑代数だいすう運算うんざん之これ用よう。實際じっさい上じょう電腦でんのう電路でんろ都會とかい混用こんよう包含ほうがん組合くみあい邏輯和わ时序邏輯的てき電路でんろ。舉例來らい說せつ，算術さんじゅつ運算うんざん邏輯單元たんげん（ALU）中ちゅう，儘管ALU是ぜ由よし循序邏輯的てき程ほど序じょ裝置そうち所しょ控ひかえ制せい，而數學がく的てき運算うんざん就是從したがえ組合くみあい邏輯製せい產さん生せい的てき。计算机つくえ中ちゅう用もちい到いた的てき其他电路，如半はん加か器き、全ぜん加か器き、半はん减器、全ぜん减器、数かず据すえ选择器き、数かず据すえ分配ぶんぱい器き、编码器き和わ译码器き也用来らい构成组合逻辑电路。

组合电路的てき分析ぶんせき

由よし已やめ知的ちてき邏輯電路でんろ圖ず，找出輸入ゆにゅう變量へんりょう和わ输出函数かんすう之の间的逻辑关系，达到分析ぶんせき电路功こう能のう，评价设计好こう坏，维护系けい统硬件けん，改善かいぜん电路设计的てき目的もくてき，这个过程称しょう为数字すうじ电路的てき逻辑分析ぶんせき。

组合电路分析ぶんせき的てき步ふ骤：

组合电路的てき设计

逻辑设计又また称しょう为逻辑综合あい，根ね据すえ给定的てき逻辑条件じょうけん或ある者もの提出ていしゅつ的てき逻辑功こう能のう，整理せいり出で满足该逻辑的电路，这个过程称しょう为数字すうじ电路的てき逻辑设计。

组合逻辑系けい统的实际设计可能かのう要よう考こう虑实际逻辑元件けん对输入にゅう变化作出さくしゅつ反はん应的时间。输出是ぜ由ゆかり多た个不同どう路みち径みち、不同ふどう时亮的てき开关元もと件けん组合而成时，由ゆかり于变化か沿不同どう路みち径みち传播，输出在ざい稳定到いた稳态之の前ぜん可能かのう会かい发生瞬まどか间改变。

表示ひょうじ

组合逻辑的てき构建通常つうじょう是ぜ两种方法ほうほう之の一いち：积之和わ，或ある和之かずゆき积。考こう虑以下いか真ま值表：

A	B	C	输出	逻辑等とう价
F	F	F	F	$\neg A\wedge \neg B\wedge \neg C$
F	F	T	F	$\neg A\wedge \neg B\wedge C$
F	T	F	F	$\neg A\wedge B\wedge \neg C$
F	T	T	F	$\neg A\wedge B\wedge C$
T	F	F	T	$A\wedge \neg B\wedge \neg C$
T	F	T	F	$A\wedge \neg B\wedge C$
T	T	F	F	$A\wedge B\wedge \neg C$
T	T	T	T	$A\wedge B\wedge C$

用よう乘じょう积相加法かほう，将はた所有しょゆう输出真しん的てき语句相しょう加か：

$(A\wedge \neg B\wedge \neg C)\vee (A\wedge B\wedge C)\,$

运用布ぬの尔代数すう，输出可か简化为真值表的てき等とう价：

$A\wedge ((\neg B\wedge \neg C)\vee (B\wedge C))\,$

逻辑公式こうしき最小さいしょう化か

组合逻辑公式こうしき的てき最小さいしょう化か（简化）通どおり过以下か基もと于布ぬの尔代数すう运算律りつ的てき规则完成かんせい：

${\begin{aligned}(A\vee B)\wedge (A\vee C)&=A\vee (B\wedge C)\\(A\wedge B)\vee (A\wedge C)&=A\wedge (B\vee C)\end{aligned}}$

${\begin{aligned}A\vee (A\wedge B)&=A\\A\wedge (A\vee B)&=A\end{aligned}}$

${\begin{aligned}A\vee (\lnot A\wedge B)&=A\vee B\\A\wedge (\lnot A\vee B)&=A\wedge B\end{aligned}}$

${\begin{aligned}(A\vee B)\wedge (\lnot A\vee B)&=B\\(A\wedge B)\vee (\lnot A\wedge B)&=B\end{aligned}}$

${\begin{aligned}(A\wedge B)\vee (\lnot A\wedge C)\vee (B\wedge C)&=(A\wedge B)\vee (\lnot A\wedge C)\\(A\vee B)\wedge (\lnot A\vee C)\wedge (B\vee C)&=(A\vee B)\wedge (\lnot A\vee C)\end{aligned}}$

最小さいしょう化か（逻辑优化）可か以得到いた简化的てき逻辑函数かんすう或ある电路，从而使し逻辑组合电路变得更さら小しょう、更さら易えき于分析ぶんせき、使用しよう或ある构建。 组合电路设计的てき步ふ骤：