通用つうよう阵列逻辑

通用つうよう阵列逻辑（英語えいご：Generic Array Logic, GAL）是これLattice半導體はんどうたい公司こうし（英えい语：Lattice Semiconductor）於1980年代ねんだい中期ちゅうき，以可か程ほど式しき陣列じんれつ邏輯（PAL）為ため基礎きそ所しょ強化きょうか修おさむ改あらため成なり的てき一いち種しゅ可か程ほど式しき邏輯裝置そうち（PLD）。

就外型がた封ふう裝そう型がた態たい上じょう與あずか接せっ腳數目め上じょう，GAL與あずか可か程ほど式しき邏輯陣列じんれつ並なみ沒ぼつ有ゆう太ふと大だい的てき差別さべつ，甚至在ざい晶あきら片へん的てき編へん號ごう規則きそく上うえ都と有ゆう相しょう同どう的てき命名めいめい脈絡みゃくらく與あずか規則きそく可か循，如16V8、22V10等とう，真正しんせい的てき差別さべつ在ざい於晶片へん內部的てき表現ひょうげん特性とくせい，在ざい程ほど式しき燒しょう錄ろく的てき特性とくせい上じょう，GAL不ふ像ぞう傳統でんとう可か程ほど式しき邏輯陣列じんれつ只ただ能のう燒しょう錄ろく一いち次じ（One-Time Programmable，OTP）^[1]，而是能のう多た次つぎ燒しょう錄ろく、多た次つぎ清きよし除じょ晶あきら片かた內的（數すう位い邏輯）程ほど式しき。

除じょ此之外がい，GAL在ざい邏輯訊號的てき輸出ゆしゅつ接せっ腳上進行しんこう強化きょうか，追加ついか了りょう輸出ゆしゅつ邏輯巨きょ集しゅう格かく（Output Logic Macro Cell，OLMC）的てき設計せっけい，即そく是ぜ為ため原本げんぽん單純たんじゅん的てき组合逻辑解かい碼、輸出ゆしゅつ，在ざい輸出ゆしゅつ前ぜん加か上じょう簡易かんい的てき时序逻辑控ひかえ制せい，讓ゆずる輸出ゆしゅつ結果けっか可か以被閂かんぬき鎖くさり持留もちどめ（Latch，多た使用しようD型がた正せい反はん器うつわ），或ある強制きょうせい設定せってい（Set，邏輯1）、強制きょうせい清しん除じょ（Clear，邏輯0）、或ある由よし外部がいぶ的てき致能、啟けい動どう（EN＝Enable）接せっ腳來控ひかえ制せい、或ある由よし外部がいぶ時じ脈みゃく信號しんごう（CLK＝Clock）輸入ゆにゅう來らい控ひかえ制せい等とう。其他也包括ほうかつ：自じ行くだり決定けってい解かい碼輸出ゆしゅつ的てき預あずか設しつらえ輸出ゆしゅつ邏輯準じゅん位い（Hi或あるLo）、採と行あるき互補的てき輸出ゆしゅつ邏輯、互斥或ある的てき輸出ゆしゅつ邏輯、同どう步ふ輸出ゆしゅつ或ある非ひ同どう步ふ輸出ゆしゅつ。

GAL雖為Lattice半導體はんどうたい公司こうし（英えい语：Lattice Semiconductor）所ところ自じ創そう自じ推，但ただし整體せいたい特性とくせい仍與PAL無む太ふとし大だい差別さべつ，原はら有ゆうPAL所用しょよう的てき燒やき錄ろく程ほど式しき檔（合ごう乎JEDEC所しょ規範きはん的てき標準ひょうじゅん格式かくしき）也可輕易けいい轉換てんかん成なりGAL所用しょよう的てき燒やき錄ろく程ほど式しき檔，此外之の後こう也有やゆう更進こうしん一いち步ほ強化きょうか的てきispGAL，isp即そくin-system programmability的てき意思いし，ispGAL可か以在已やめ經けい焊接的てき應用おうよう電でん路上ろじょう後ご，不ふ需解焊拔除じょ，而直接ちょくせつ以外いがい接せっ探さがせ針はり（probe）的てき臨時りんじ連接れんせつ，或ある原はら有ゆう的てき應用おうよう電路でんろ設計せっけい時じ就有將はた再さい次つぎ燒しょう錄ろく的てき電路でんろ加か以考慮こうりょ，進行しんこう再さい次つぎ的てき程ほど式しき清きよし除じょ、燒しょう錄ろく等とう修おさむ改あらため更新こうしん，不ふ過か這必須是在原ありはら應用おうよう電路でんろ停止ていし運うん作さく下か才能さいのう行使こうし，而今日び較複雜ふくざつ的てきCPLD、FPGA已やめ經けい能のう一邊運作一邊進行內部邏輯程式的更新。

附註ふちゅう[编辑]

^ - 僅能燒しょう錄ろく一いち次じ，在ざい製せい程ほど結構けっこう上除かみのぞき了りょう採と行あるき早期そうき的てき熔絲（Fuse）或ある反はん熔絲（Anti-Fuse）等とうPROM作法さほう外がい，也有やゆう可能かのう採用さいようEPROM方式ほうしき製造せいぞう，再さい搭配不具ふぐ透とおる光こう玻璃はり窗まど的てき封ふう裝そう方式ほうしき。