通用つうよう阵列逻辑

通用つうよう阵列逻辑（英えい语：Generic Array Logic, GAL）是これLattice半はん导体公司こうし（英えい语：Lattice Semiconductor）于1980年代ねんだい中期ちゅうき，以可か程ほど式しき阵列逻辑（PAL）为基础所强化きょうか修おさむ改あらため成なり的てき一いち种可か程ほど式しき逻辑装置そうち（PLD）。

就外型がた封ふう装そう型がた态上与あずか接せっ脚あし数すう目もく上じょう，GAL与あずか可か程ほど式しき逻辑阵列并没有ゆう太ふと大だい的まと差さ别，甚至在ざい晶あきら片へん的てき编号规则上うえ都と有ゆう相しょう同どう的てき命名めいめい脉络与规则可か循，如16V8、22V10等とう，真正しんせい的てき差さ别在于晶片へん内部ないぶ的てき表ひょう现特性せい，在ざい程ほど式しき烧录的てき特性とくせい上じょう，GAL不ふ像ぞう传统可か程ほど式しき逻辑阵列只ただ能のう烧录一いち次じ（One-Time Programmable，OTP）^[1]，而是能のう多た次つぎ烧录、多た次つぎ清きよし除じょ晶あきら片かた内的ないてき（数すう位い逻辑）程ほど式しき。

除じょ此之外がい，GAL在ざい逻辑讯号的てき输出接せっ脚あし上じょう进行强化きょうか，追加ついか了りょう输出逻辑巨きょ集しゅう格かく（Output Logic Macro Cell，OLMC）的てき设计，即そく是ぜ为原本ほん单纯的てき组合逻辑解かい码、输出，在ざい输出前ぜん加か上じょう简易的てき时序逻辑控ひかえ制せい，让输出で结果可か以被闩锁持留もちどめ（Latch，多た使用しようD型がた正せい反はん器うつわ），或ある强制きょうせい设定（Set，逻辑1）、强制きょうせい清しん除じょ（Clear，逻辑0）、或ある由よし外部がいぶ的てき致能、启动（EN＝Enable）接せっ脚あし来らい控ひかえ制せい、或ある由よし外部がいぶ时脉信号しんごう（CLK＝Clock）输入来いりき控ひかえ制せい等とう。其他也包括ほうかつ：自じ行くだり决定解かい码输出で的てき预设输出逻辑准じゅん位い（Hi或あるLo）、采さい行ぎょう互补的てき输出逻辑、互斥或ある的てき输出逻辑、同どう步ふ输出或ある非ひ同どう步ふ输出。

GAL虽为Lattice半はん导体公司こうし（英えい语：Lattice Semiconductor）所ところ自じ创自推，但ただし整体せいたい特性とくせい仍与PAL无太大差たいさ别，原はら有ゆうPAL所用しょよう的てき烧录程ほど式しき档（合ごう乎JEDEC所しょ规范的てき标准格式かくしき）也可轻易转换成なりGAL所用しょよう的てき烧录程ほど式しき档，此外之の后きさき也有やゆう更さら进一いち步ほ强化きょうか的てきispGAL，isp即そくin-system programmability的てき意思いし，ispGAL可か以在已やめ经焊接せっ的てき应用电路上じょう后きさき，不ふ需解焊拔除じょ，而直接ちょくせつ以外いがい接せっ探さがせ针（probe）的てき临时连接，或ある原はら有ゆう的てき应用电路设计时就有ゆう将はた再さい次つぎ烧录的てき电路加か以考虑，进行再さい次つぎ的てき程ほど式しき清きよし除じょ、烧录等とう修おさむ改あらため更新こうしん，不ふ过这必须是ぜ在原ありはら应用电路停止ていし运作下か才能さいのう行使こうし，而今日び较复杂的CPLD、FPGA已やめ经能一边运作一边进行内部逻辑程式的更新。

附ふ注ちゅう

^ - 仅能烧录一いち次じ，在ざい制せい程ほど结构上除かみのぞき了りょう采さい行ぎょう早期そうき的てき熔丝（Fuse）或ある反はん熔丝（Anti-Fuse）等とうPROM作法さほう外がい，也有やゆう可能かのう采さい用ようEPROM方式ほうしき制せい造づくり，再さい搭配不具ふぐ透とおる光こう玻璃はり窗まど的てき封ふう装そう方式ほうしき。