半はん导体IP核かく

IP核かく，全ぜん称しょう知ち识产权核（英語えいご：Semiconductor intellectual property core, IP），是ぜ在ざい集成しゅうせい电路的てき可か重用じゅうよう设计方法ほうほう学がく中なか，指ゆび某ぼう一方いっぽう提供ていきょう的てき、形式けいしき为逻辑单元もと、芯しん片へん设计的てき可か重用じゅうよう模も組ぐみ。

IP核かく通常つうじょう已やめ经通过了设计验证，设计人じん员以IP核かく为基础进行ぎょう设计，可か以缩短たん设计所しょ需的周期しゅうき。^[1]IP核かく可か以通过协议由一方いっぽう提供ていきょう给另一方いっぽう，或ある由よし一方いっぽう独自どくじ占有せんゆう。IP核かく的てき概念がいねん源げん于产品ひん设计的てき专利证书和わ源げん代だい码的版はん权等ひとし。设计人じん员能够以IP核かく为基础进行ぎょう特殊とくしゅ應用おうよう積せき體たい電路でんろ或ある现场可か编程逻辑门阵列れつ的てき逻辑设计，以减少しょう设计周期しゅうき。

IP核かく分ぶん为软核、硬かた核かく和わ固かた核かく。软核通常つうじょう是ぜ与あずか工こう艺无关、具有ぐゆう寄よせ存そん器き传输级硬かた件けん描述语言描述的てき设计代だい码，可か以进行ぎょう后きさき续设计；硬かた核かく是ぜ前者ぜんしゃ通どおり过逻辑综合、布ぬの局きょく、布ぬの线之これ后きさき的てき一系列表征文件，具有ぐゆう特定とくてい的てき工こう艺形式しき、物理ぶつり实现方式ほうしき；固かた核かく则通常つうじょう介かい于上面めん两者之の间，它已经通过功こう能のう验证、时序分析ぶんせき等とう过程，设计人じん员可以以逻辑门级网表的てき形式けいしき获取。^[2]

相あい关条目め

参考さんこう文献ぶんけん

^ 虞おそれ希まれ清きよし. 专用集成しゅうせい电路设计实用教程きょうてい. 浙江せっこう大学だいがく出版しゅっぱん社しゃ. : 3. ISBN 978-7-308-05113-2.
^ 杨宗凯，黄き建けん，杜もり旭あさひ. 数字すうじ专用集成しゅうせい电路的てき设计与验证. 电子工こう业出版しゅっぱん社しゃ. : 37. ISBN 7-121-00378-3.

徐じょ志こころざし军等. EDA技わざ术与PLD设计. 人民じんみん邮电出版しゅっぱん社しゃ. ISBN 7-115-13796-X.

外部がいぶ链接

Open cores "design and publish core" (under LGPL Licence)
Altera cores Free reference IP cores for FPGAs
Open Source Semiconductor Core Licensing, 25 Harvard Journal of Law & Technology 131 (2011)（页面存そん档备份，存そん于互联网档案あん馆） Article analyzing the law, technology and business of open source semiconductor cores

[1] 虞おそれ希まれ清きよし. 专用集成しゅうせい电路设计实用教程きょうてい. 浙江せっこう大学だいがく出版しゅっぱん社しゃ. : 3. ISBN 978-7-308-05113-2.

[2] 杨宗凯，黄き建けん，杜もり旭あさひ. 数字すうじ专用集成しゅうせい电路的てき设计与验证. 电子工こう业出版しゅっぱん社しゃ. : 37. ISBN 7-121-00378-3.

[1]

[2]