SDRAM

PC-100规格的てきSDRAM

SDRAM（同どう步ふ动态随ずい机つくえ存そん取と存そん储器，英えい语：synchronous dynamic random-access memory），是ぜ一いち种利用りよう同どう步ふ计时器き对存储器的てき输出入信にゅうしん号ごう加か以控制せい的てき动态随ずい机つくえ存そん储器（DRAM）。SDRAM是ぜ在ざいDRAM的てき架か构基础上增加ぞうか同どう步ふ和わ双そう区域くいき（Dual Bank）的てき功こう能のう，使つかい得とく微ほろ处理器き能のう与あずかSDRAM的てき时钟同どう步ふ，所以ゆえんSDRAM执行命令めいれい和わ传输资料时相较于DRAM可か以节省しょう更さら多た时间。

SDRAM在ざい计算机つくえ中ちゅう被ひ广泛使用しよう，从起初はつ的てきSDRAM到いた之これ后きさき一いち代だい的てきDDR（或ある称しょうDDR1），然しか后きさき是ぜDDR2和わDDR3进入大だい众市场，2015年ねん开始DDR4进入消しょう费市场。

SDRAM历史

台たい式しき电脑用よう的てきDDR, DDR2, DDR3和わDDR4的てき布ぬの局きょく

尽つき管かんSDRAM的てき概念がいねん至いたり少しょう从20世せい纪70年代ねんだい就已经被人じん们所熟じゅく悉，在ざい早期そうき的てきIntel处理器き上じょう也已被ひ采さい用よう，但ただし要よう说到它在电子工こう业被广泛接受せつじゅ，那な是ぜ从1993年ねん才ざい开始的てき。1993年ねん，三星みつぼし开始展示てんじ其新出品しゅっぴん的てきKM48SL2000 SDRAM，到いた2000年ねん，SDRAM因いん为其卓越たくえつ的てき性能せいのう，实际上じょう取と代だい了りょう其它类型的てきDRAM在ざい现代电脑中ちゅう的てき位置いち。

SDRAM本身ほんみ的てき延のべ迟其实并不ふ比ひ異い步ふDRAM更さら低ひく（延のべ迟更低てい意い指ゆび速度そくど更さら快かい）。其实，早期そうき的てきSDRAM因いん为其构造中ちゅう的てき附加ふか逻辑单元，在ざい速度そくど上うえ比ひ同どう时期的てき爆ばく发式延伸えんしん数すう据すえ输出DRAM(Burst EDO DRAM)还有所しょ不ふ及。而SDRAM的てき内ない建けん缓冲则可以使得とく运算交叉こうさ进入多おお行ゆき存そん儲もうか，这样就可以有效ゆうこう提ひさげ高だか带宽，速度そくど更さら快こころよ。

时至今日きょう，所有しょゆう的てきSDRAM实际上うえ都と依よ照あきらJEDEC(一个电子工业联盟，选定开放的てき标准，使つかい电子组件的てき互容性せい更さら好このみ)制定せいてい的てき标准制せい造づくり。JEDEC于1993年ねん正式せいしき采さい用よう其第一いち个有关SDRAM的てき标准，随ずい后きさき是ぜ其它SDRAM的てき标准，包括ほうかつ了りょうDDR、DDR2和わDDR3 SDRAM。

时至2012年ねん，168-pin(pin指ゆび内ない存そん插入そうにゅう实际接触せっしょく的てき金きん手指しゅし数量すうりょう)的てきSDRAM双そう线内存そん模も块（DIMM）在ざい新しん的てき个人计算机上きじょう已やめ经不再さい使用しよう，被ひ大量たいりょう的てき184-pin的てきDDR存そん储器代替だいたい。在ざい新しん的てき个人计算机つくえ，DDR2 SDRAM又また已やめ经普遍ふへん取と代がわDDR SDRAM，但ただし目前もくぜん支持しじDDR3的てき主しゅ板いた和わ存そん储器比ひDDR2 SDRAM被ひ更さら广泛地ち使用しよう，成なり为主流りゅう，所以ゆえんDDR3目前もくぜん的てき价格比ひ非ひ主流しゅりゅう的てきDDR2产品便宜べんぎ了りょう不ふ少しょう。

如今世界せかい有ゆう三さん强きょうSDRAM颗粒制せい造づくり商しょう：韩国的てき三星みつぼし电子(Samsung Electronics)和かず海うみ力士りきし(Hynix)，及美国こく的てき美光びこう科技かぎ(Micron Technology)。三者さんしゃ垄断超ちょう过90%的てき全ぜん球たま市し场，包括ほうかつPC RAM、手て机つくえRAM和わ伺服器きRAM。 另外，以上いじょう三间公司及日本东芝亦また垄断了りょう全ぜん球たま90%的てきNAND闪存市し场，这种存そん储器主要しゅよう用よう来らい制せい造づくりSD卡和わSSD。

SDRAM时序

有ゆう几个DRAM性能せいのう的てき极限，最さい有名ゆうめい的てき就是读取周期しゅうき时间，是ぜ指ゆび对一个开放的行进行连续读操作之间的间隔。这个时间从100MHZ频率的てきSDRAM的てき10纳秒缩减为DDR-400的てき5纳秒，但ただし是ぜ从DDR2-800和わDDR3-1600就保持ほじ相しょう对不变。然しか而，通つう过操作そうさ接せっ口こう电路，使つかい基本きほん读取速度そくど成なり倍ばい提ひさげ高だか，可か实现带宽的てき迅速じんそく增加ぞうか。

另一个极限げん是ぜCAS等とう待まち时间，是ぜ指ゆび提供ていきょう一个地址与接受到相关数据之间的间隔。这个也保持ほじ了りょう相しょう对稳定じょう，最近さいきん几代DDR SDRAM的てき这个数すう据すえ为10-15纳秒。 在ざい操作そうさ上じょう,对DRAM控ひかえ制せい器き来らい说CAS latency是ぜ一いち个已知的ちてきclock cycles特定とくてい数字すうじ, 这数字すうじ会かい被ひ登とう录在SDRAM模も式しき注ちゅう册さつ表ひょう中ちゅう.在ざい时钟速そく率りつ很快的てき情じょう况下，CAS等とう待まち时间相しょう对的时钟周期しゅうき数すう自然しぜん就会增加ぞうか。10-15纳秒对200MHZ时钟频率的てきDDR-400 SDRAM就是2-3个周期き，对DDR2-800就是4-6个周期き，DDR3-1600就是8-12个周期き。比ひ较慢的てき时钟周期しゅうき，CAS等とう待まち时间相しょう对的周期しゅうき数也かずや会かい比ひ较少。

100MHz的てきSDRAM晶あきら片へん第だい一いち次じ出で现时，有ゆう些制造づくり商しょう开始贩卖“100 MHz”的てき模も块，而这些模块是不能ふのう在ざい那な个时钟频率りつ下か正常せいじょう工作こうさく的てき。有ゆう鉴于此，Intel发布了りょうPC100的てき标准，描述了りょう具体ぐたい要求ようきゅう，为生产能在ざい100MHz频率下か工作こうさく的てき内ない存そん模も块提供ていきょう了りょう指ゆび引。这个标准影かげ响深远，“PC100”这个术语很快成なり了りょう100MHz SDRAM模も块的通用つうよう标识。如今，模かたぎ块通常つうじょう被ひ冠かんむり以“PC”为前缀的一いち组数字すうじ的てき名称めいしょう（PC66、PC100或ある者ものPC133—尽つき管かん数字すうじ代表だいひょう的てき实际含义早さ就不是ぜ其原そのはら有ゆう的てき）。

单资料りょう流りゅうSDRAM

64 MB 音おん效こう存そん储器于 Sound Blaster X-Fi声こえ霸卡上じょう，用よう了りょう两颗 Micron 48LC32M8A2-75 C SDRAM 的てき 133 MHz (7.5 ns) 8-bit 晶あきら片へん

单资料りょう流りゅうSDRAM（SDR SDRAM）被ひ视最早はや的てきSDRAM，单资料りょう流りゅうSDRAM在ざい每まい个时钟可以接收せっしゅう一个指令和传输一个字节。典型てんけい的てき时钟为66、100和わ133MHz(周期しゅうき分ぶん别为15、10和わ7.5纳秒)时钟到150MHz的てき则可用よう于性能せいのう的てき发烧友とも。晶あきら片かた有ゆう多た种不同ふどう的てき数すう据すえ总线宽度（最さい常つね见的是ぜ4、8或ある16bits），但ただし是ぜ晶あきら片かた一般いっぱん被ひ做成168-pin的てきDIMM模も块，可か以同时读写うつし64bits(非ひECC)或ある72bits(ECC)。 数かず据すえ总线的てき存そん取と机つくえ制せい很复杂，需要じゅよう一いち个复杂的DRAM控ひかえ制せい器き。这是因いん为写入にゅうDRAM的てき数すう据すえ必需ひつじゅ和わ一个写入指令在同一个时钟中，而读取数すう据すえ可か以在读取指令しれい后きさき的てき2到いた3个时钟进行ぎょう。DRAM控ひかえ制せい器き必须确保数すう据すえ总线不ふ会同かいどう时进行ぎょう读写。

SDRAM操作そうさ

一いち个512MB的てきSDRAM DIMM存そん储器模かたぎ块一般いっぱん由よし8个到9个SDRAM晶あきら片かた组成，每まい个晶片へん包つつみ含有がんゆう512Mbit的てき存そん储空间，每まい颗晶片へん为模块的总线提供ていきょう了りょう8个bit的てき宽度。一いち个典型がた的てき512Mbit SDRAM晶あきら片へん内部ないぶ包含ほうがん了りょう4个独立どくりつ的てき16Mbyte大小だいしょう的てき库。每まい个库都と有ゆう8,192行ぎょう，16,384bits。一个库或者处于空闲状态、忙せわし碌ろく状じょう态，或ある者もの介かい于两者しゃ状じょう态之间。

一个激活指令会将一个空闲状态的库激活。它占用よう2-bit的てき库地址し（BA0–BA1）和わ13-bit的てき行地ゆくじ址し（A0–A12），然しか后きさき将はた那な一行读取入有着16,384个读取と放ひ大器たいき的てき库的队列。这也被ひ称しょう为“开启”行ぎょう。

只ただ有ゆう该行已やめ被ひ激げき活かつ或ある者もの“开启”，读写指令しれい才ざい可か以进行ぎょう。每まい个指令しれい都と需要じゅよう一いち个列地ち址し，但ただし是ぜ因いん为每个晶片へん同どう时能处理8-bit，因いん此有2048个可能かのう的てき列れつ地ち址し，不ふ过只需要じゅよう11个地址し行ぎょう（A0–A9, A11）。激げき活かつ需要じゅよう一いち个最小さいしょう周期しゅうき，称しょう为行到いた列れつ延のべ迟，或ある者ものt_RCD。

参まいり见

• DDR SDRAM
• DDR2 SDRAM
• DDR3 SDRAM
• DDR4 SDRAM
• DDR5 SDRAM
• SGRAM
• RDRAM
• 双そう通どおり道どう