(Translated by https://www.hiragana.jp/)
AArch64 - Wikipedia コンテンツにスキップ

AArch64

出典しゅってん: フリー百科ひゃっか事典じてん『ウィキペディア（Wikipedia）』
ARMv8 Cortex-A57/A53 MPCore big.LITTLE CPUチップ

AArch64（ARM Architecture 64-bit）またはARM64は、ARMアーキテクチャの64ビット命令めいれいセットである。

最初さいしょに、ARMv8-A（英語えいご版ばん）として導入どうにゅうされた。Armは毎年まいとし新あたらしい拡張かくちょう機能きのうをリリースしている[1]。

概要がいよう

[編集へんしゅう]

ARMv8-Aから採用さいようされたAArch64アーキテクチャでは、汎用はんようレジスタが全すべて64ビットとなり、レジスタの数かずも16個こから31個いっこに増加ぞうかしている。サーバ用途ようとを考慮こうりょして、仮想かそう化か支援しえん命令めいれいや暗号あんごう支援しえん命令めいれいが追加ついかされ、SIMD拡張かくちょう命令めいれいであるNEONも大幅おおはばに強化きょうかされている。

命令めいれいセットの特徴とくちょう

[編集へんしゅう]

汎用はんようレジスタの増加ぞうかと64ビット化かに伴ともない、命令めいれいセットは完全かんぜんに再さい定義ていぎされている。コード効率こうりつを重視じゅうしし、命令めいれい長ちょうは32ビットのままに保たもたれ、32ビットARMの特徴とくちょうであった条件じょうけん付つき実行じっこう命令めいれいの大半たいはんは削除さくじょされた。これにより、一般いっぱん的てきなRISC命令めいれいセットに近ちかづいたが、依然いぜんとしてコードサイズを小ちいさくするための工夫くふうが随所ずいしょに施ほどこされている。

AArch64モードにおける命令めいれいセットはA64と呼よばれ、その特徴とくちょうは以下いかの通とおりである。

即値そくちシフト付つきオペランドは、従来じゅうらいの32ビットARM命令めいれいセットにおいて「フレキシブル第だい2オペランド（Flexible second operand）」と呼よばれていたものに相当そうとうする。多おおくの基本きほん的てきな演算えんざん命令めいれいでは、入力にゅうりょくオペランドの1つに対たいして即値そくち左ひだりシフト、即値そくち論理ろんり右みぎシフト、即値そくち算術さんじゅつ右みぎシフト、シフトなしの4つから選択せんたくすることができ、演算えんざん命令めいれいと即値そくちシフト命令めいれいを一体化いったいかできる。ただし、従来じゅうらいとは異ことなりローテートはサポートされていない。

汎用はんようレジスタの数かずが倍増ばいぞうしたため、多おおくの基本きほん命令めいれいから条件じょうけん付つき実行じっこう機能きのうは削除さくじょされたが、それでも比較的ひかくてき豊富ほうふな条件じょうけん付つき実行じっこう命令めいれいが定義ていぎされている。代表だいひょう的てきなものには、条件じょうけん付つき比較ひかく（CCMP）、条件じょうけん付つきインクリメント（CINC）、条件じょうけん付つき選択せんたく（CSEL; いわゆるCMOV）などが存在そんざいする。

Compare-and-Branch命令めいれいでは、PC相対そうたい分岐ぶんきにおいてゼロフラグを参照さんしょうする場合ばあいに限かぎり、比較ひかくと条件じょうけん分岐ぶんきを1命令めいれいで行おこなうことが可能かのうである（CBZ/CBNZ）。これは従来じゅうらいのThumb-2命令めいれいセットでのみ定義ていぎされていたもので、A64モードでは基本きほん命令めいれいとして定義ていぎされている。

符号ふごう拡張かくちょう/ゼロ拡張かくちょう付つき命令めいれいでは、算術さんじゅつ演算えんざんや比較ひかく命令めいれいにおいて、入力にゅうりょくオペランドの1つを8、16、32ビットから32または64ビットに符号ふごう/ゼロ拡張かくちょうするバージョンが用意よういされている。

汎用はんようレジスタは64ビット幅はばであるが、多おおくの演算えんざん命令めいれいにはレジスタの下位かい32ビットのみを参照さんしょうする32ビット命令めいれいが用意よういされている。この場合ばあい、レジスタの部分ぶぶん書かき換かえが発生はっせいしないように、演算えんざん結果けっかの32ビットの値ねは暗黙あんもくのゼロ拡張かくちょうが行おこなわれた上うえで64ビットレジスタに格納かくのうされる。

Advanced SIMD and Floating-point 命令めいれい

[編集へんしゅう]

A64命令めいれいセットでは、従来じゅうらいのVFPとAdvanced SIMD（NEON）が統合とうごうされ、1つの命令めいれい体系たいけいとなった。これにより、名称めいしょうはAdvanced SIMD and Floating-point命令めいれいと呼よばれるようになった。

主おもな変更へんこう点てんは、倍精度ばいせいど浮動ふどう小数点しょうすうてん演算えんざんへの対応たいおう、IEEE754への準拠じゅんきょ、レジスタ本数ほんすうの増加ぞうかの3点てんである。レジスタについては、128ビットのレジスタが32本ほんに増加ぞうかしており、依然いぜんとして64ビットレジスタとしてアクセスすることも可能かのうであるが、64ビットレジスタは128ビットレジスタの下位かい64ビットにマッピングされている。

VFPとAdvanced SIMDの統合とうごうに伴ともない、従来じゅうらいはVFPが担になっていたスカラの浮動ふどう小数点しょうすうてん演算えんざん命令めいれいは、SIMDレジスタのうち下位かいの32/64ビットにのみ作用さようする命令めいれいとして再さい定義ていぎされている。例たとえば浮動ふどう小数点しょうすうてん加算かさん命令めいれいについては 

 fadd  s2, s1, s0             ; s2 <= s0 + s1（単精度たんせいどスカラ）
 fadd  d2, d1, d0             ; d2 <= d0 + d1（倍精度ばいせいどスカラ）
 fadd  v2.4s, v1.4s, v0.4s    ; [v2] <= [v0] + [v1]（単精度たんせいどx4 SIMD）
 fadd  v2.2d, v1.2d, v0.2d    ; [v2] <= [v0] + [v1]（倍精度ばいせいどx2 SIMD）

のようなバリエーションが命令めいれいのニーモニックを保たもちつつ、オペランドのプレフィックス (s, d, v) とサフィックスを変更へんこうすることによって記述きじゅつ可能かのうになっている（サフィックスについては、一部いちぶの環境かんきょう向むけのアセンブラではニーモニック側がわに付加ふかする省略しょうりゃく記法きほうも許ゆるされるようである）。これはx86プロセッサのSSE命令めいれいセットがスカラ命令めいれいとSIMD命令めいれいの双方そうほうを備そなえているのとよく似にている。

Scalable Vector Extension

[編集へんしゅう]

Scalable Vector Extension (SVE) は、Armv8.2-Aで追加ついかされたSIMD命令めいれいセット。富岳ふがくに使つかわれたA64FX、Arm Neoverse V1[2]（AWS Graviton3[3]）などで実装じっそうされている[4]。次つぎの特徴とくちょうがある[4]。

  • スケーラブルなベクトル長ちょう(VL)。128～2048ビットに対応たいおうする。レジスタはAdvanced SIMDと兼用けんようで、Advanced SIMDでは下位かい128ビットを使用しようする。レジスタ数すうは引ひき続つづき32個こ。
  • ベクトル長ちょうに囚とらわれない(Vector Length Agnostic; VLA)プログラミング。レジスタのビット長ちょうが異ことなったとしても、同一どういつの命令めいれいでSIMD処理しょりをすることが可能かのうである。
  • ギャザー・ロードとスキャッター・ストア
  • レーン単位たんいの条件じょうけん付つき実行じっこう制御せいぎょ
  • 条件じょうけん付つき実行じっこう制御せいぎょ主導しゅどうのループ制御せいぎょと管理かんり
  • ベクトル・パーティショニングとSW管理かんりの投機とうき
  • 拡張かくちょう整数せいすうおよび浮動ふどう小数点しょうすうてん演算えんざんの水平すいへい方向ほうこうの縮小しゅくしょう
  • スカラー化か内部ないぶベクトル・サブループ

Scalable Vector Extension 2 (SVE2) は、Armv9.0-Aで追加ついかされたSIMD命令めいれいセット[5]。SVEを発展はってんさせて汎用はんよう化かし[6]、Advanced SIMD (NEON)のスーパーセットとなった[7]。SVEとは異ことなり、SVE2はArmv9-Aでは実装じっそうが必須ひっすとなり[8]、Arm Cortex-X2等とうで実装じっそうされている[9]。ただし、Arm Cortex-X2, X3, X4, Neoverse V2で採用さいようしているベクトル長ちょうはAdvanced SIMDと同おなじく128ビットで、特とくに長ながくはしていない[10][11][12][13]。

Scalable Matrix Extension

[編集へんしゅう]

Scalable Matrix Extension (SME) は、Armv9.2-Aで追加ついかされたSIMD命令めいれいセット。Scalable Vector Extension は（1次元じげん）ベクトルを対象たいしょうとするのに対たいして、Scalable Matrix Extension は（2次元じげん）行列ぎょうれつを対象たいしょうとする[14]。Apple M4等とうで実装じっそうされていて[15]、Apple M4はベクトル長ちょうとして512ビットを採用さいよう[16]。

Scalable Matrix Extension 2 (SME2) は、Armv9.4-Aで追加ついかされたSIMD命令めいれいセット。[17]

Armv8.xおよびArmv9.x拡張かくちょう機能きのう

[編集へんしゅう]
「en:Comparison of ARMv8-A processors」も参照さんしょう

2011年ねん10月がつに発表はっぴょうされた[18] Armv8-Aは、ARMアーキテクチャの根本こんぽん的てきな変化へんかを示しめした。これは、「AArch64」という名前なまえのオプションの64ビットアーキテクチャと、関連かんれんする新あたらしい「A64」命令めいれいセットを追加ついかした。AArch64は、既存きそんの32ビットアーキテクチャ（"AArch32"/ARMv7-A）および命令めいれいセット（"A32"）とのユーザースペース互換ごかん性せいを提供ていきょうする。16ビットのThumb命令めいれいセットは「T32」と呼よばれ、64ビットの命令めいれいセットがない。Armv8-Aを使用しようすると、32ビットアプリケーションを64ビットOSで実行じっこうし、32ビットOSを64ビットハイパーバイザーの制御せいぎょ下かに置おくことができる[19]。ARMは、2012年ねん10月がつ30日にちにCortex-A53およびCortex-A57コアを発表はっぴょうした[20]。

Appleは、消費しょうひ者しゃ向むけ製品せいひん（iPhone 5s）でArmv8-A互換ごかんコア（Cyclone）を最初さいしょにリリースした。AppliedMicroは、シリコンチップ化かされる前まえのArmv8-A アーキテクチャをFPGAに構築こうちくし、64ビットLinuxを実行じっこうする最初さいしょのデモを行おこなった[21]。Samsungの最初さいしょのArmv8-A SoCは、Galaxy Note 4で使用しようされているExynos 5433であり、big.LITTLE構成こうせいの4つのCortex-A57コアとCortex-A53コアの2つのクラスターを備そなえている。ただし、AArch32モードでのみ実行じっこうされる[22]。

AArch32とAArch64の両方りょうほうに対たいして、Armv8-AはVFPv3/v4とAdvanced SIMD (NEON)を標準ひょうじゅんとしている。また、AES、SHA-1/SHA-256、および有限ゆうげん体たい演算えんざん（英語えいご版ばん）をサポートする暗号あんごう化か命令めいれいも追加ついかする[23]。

命名めいめい規則きそく

[編集へんしゅう]
  • 64+32ビット
    • アーキテクチャ：AArch64
    • 仕様しよう：Armv8-A
    • 命令めいれいセット：A64 + A32
    • サフィックス：v8-A
  • 32 + 16（サム）ビット
    • アーキテクチャ：AArch32
    • 仕様しよう：Armv8-R/ARMv7-A
    • 命令めいれいセット：A32 + T32
    • サフィックス：-A32/-R/v7-A
    • 例れい：Armv8-R、Cortex-A32 [24]

AArch64の機能きのう

[編集へんしゅう]
  • 新あたらしい命令めいれいセット、A64
    • 31個いっこの汎用はんよう64ビットレジスタがある。
    • 専用せんようのゼロレジスタまたはスタックポインタ（SP）レジスタがある（命令めいれいによって異ことなる）。
    • プログラムカウンタ（PC）は、レジスタとして直接ちょくせつアクセスできなくなった。
    • 命令めいれいはまだ32ビット長ちょうで、ほとんどA32と同おなじである（LDM/STM命令めいれいとほとんどの条件じょうけん付つき実行じっこうが削除さくじょされた）。
      • LDM/STMの代かわりにロード/ストアのペアを搭載とうさい。
      • ほとんどの命令めいれいで予測よそくを行おこなわない（分岐ぶんき予測よそくを除のぞく）。
    • ほとんどの命令めいれいは、32ビットまたは64ビットの引数ひきすうを取とることができる。
    • アドレスは64ビットと見みなされる。
  • Advanced SIMD拡張かくちょう (NEON)
  • 新あたらしい例外れいがいシステム
    • レジスタとモードのバンク切きり替かえが少すくなくなる。
  • 既存きそんのLarge Physical Address Extension（LPAE）に基もとづく48ビット仮想かそうアドレスから64ビットに簡単かんたんに拡張かくちょうできるよう設計せっけいされたメモリ変換へんかん。

拡張かくちょう：データ収集しゅうしゅうのヒント（Armv8.0-DGH）

AArch64はArmv8-Aで導入どうにゅうされ、後続こうぞくのバージョンに含ふくまれている。AArch64は、Armv8-Aへの導入どうにゅう後ごにオプションとしてArmv8-Rにも導入どうにゅうされた。Armv8-Mには含ふくまれていない。

命令めいれいエンコード

[編集へんしゅう]

A64命令めいれいは以下いかの表ひょうのビットアサインに基もとづいてエンコードされる。命令めいれいはグルーピングされており、主おもにビット25から28が命令めいれいの所属しょぞくグループを表現ひょうげんしている。

A64命令めいれいエンコード[25]
タイプ ビット
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
予約よやく 0 op0 0000 op1
SME命令めいれい 1 op0 0000 op1 op2 op3
未み割当わりあて 0001
SVE命令めいれい op0 0010 op1 op2 op3 op4
未み割当わりあて 0011
データ処理しょり（即値そくち） 100 op0
分岐ぶんき/例外れいがい生成せいせい/システム命令めいれい op0 101 op1 op2
ロード・ストア命令めいれい op0 1 op1 0 op2 op3 op4
データ処理しょり（レジスタ） op0 op1 101 op2 op3
データ処理しょり（浮動ふどう小数しょうすう/SIMD） op0 111 op1 op2 op3

Armv8.1-A

[編集へんしゅう]

2014年ねん12月、「v8.0を超こえる増分ぞうぶんメリット」をもたらすアップデートであるArmv8.1-A[26]が発表はっぴょうされた。拡張かくちょう機能きのうは2つのカテゴリ、すなわち命令めいれいセットの変更へんこう、および例外れいがいモデルとメモリ変換へんかんの変更へんこうに分類ぶんるいされる。

命令めいれいセットの機能きのう強化きょうかには、次つぎのものが含ふくまれる。

  • AArch64アトミック読よみ取とり/書かき込こみ命令めいれいのセット。
  • 一部いちぶのライブラリ最適さいてき化かの機会きかいを可能かのうにするためのAArch32とAArch64の両方りょうほうのAdvanced SIMD命令めいれいセットへの追加ついか：
    • 符号ふごう付つき飽和ほうわ丸まるめ2倍ばい乗算じょうざん積算せきさん、上位じょうい半分はんぶんを返かえす。
    • 符号ふごう付つき飽和ほうわ丸まるめ2倍ばい乗算じょうざん減算げんざん、上位じょうい半分はんぶんを返かえす。
    • 命令めいれいは、ベクトル形式けいしきとスカラー形式けいしきで追加ついかされる。
  • 構成こうせい可能かのうなアドレス領域りょういきに制限せいげんされたメモリアクセス順序じゅんじょを提供ていきょうできるAArch64ロードおよびストア命令めいれいのセット。
  • v8.0ではオプションだったCRC命令めいれいは、Armv8.1では要件ようけんになった。

例外れいがいモデルとメモリ変換へんかんシステムの機能きのう強化きょうかには、次つぎのものが含ふくまれる。

  • 新あたらしいPrivileged Access Never（PAN）状態じょうたいビット：明示めいじ的てきに有効ゆうこうにされていない限かぎり、ユーザーデータへの特権とっけんアクセスを防止ぼうしする制御せいぎょを提供ていきょう。
  • 仮想かそう化かのためのVMID範囲はんいの拡大かくだい。多数たすうの仮想かそうマシンをサポート。
  • ページテーブルアクセスフラグのハードウェア更新こうしんのオプションのサポート、およびオプションのハードウェア更新こうしんされたダーティビットメカニズムの標準ひょうじゅん化か。
  • 仮想かそう化かホスト拡張かくちょう機能きのう（VHE）：この拡張かくちょう機能きのうは、ホストオペレーティングシステムとゲストオペレーティングシステム間あいだの移行いこう時じに関連かんれんするソフトウェアオーバーヘッドを削減さくげんし、タイプ2ハイパーバイザーのパフォーマンスを向上こうじょうする。この拡張かくちょう機能きのうにより、ホストOSは実質じっしつ的てきな変更へんこうなしにEL1ではなくEL2で実行じっこう可能かのう。
  • OSがハードウェアサポートを必要ひつようとしない場合ばあいに、オペレーティングシステムで使用しようするために一部いちぶの変換へんかんテーブルビットを解放かいほうするメカニズム。
  • メモリのタグ付づけ機能きのうを提供ていきょうするTop-byte Ignore[27]。

Armv8.2-A

[編集へんしゅう]

2016年ねん1月がつ、Armv8.2-Aが発表はっぴょうされた[28]。その機能きのう強化きょうかは、次つぎの4つのカテゴリに分類ぶんるいされる。

Scalable Vector Extension（SVE）

[編集へんしゅう]

スケーラブルベクター拡張かくちょう機能きのう（SVE）は、特とくにハイパフォーマンスコンピューティングの科学かがく的てきワークロードのベクトル化かのために開発かいはつされた「Armv8.2-Aアーキテクチャ以降いこうのオプションの拡張かくちょう機能きのう」である[29][30]。この仕様しようでは、128から2048ビットの可変かへんベクトル長ちょうを実装じっそうできる。当初とうしょは、この拡張かくちょう機能きのうは、NEON拡張かくちょう機能きのうを補完ほかんするものであり、これに置おき換かわるものではなかったが、SVE2からはNEONのスーパーセットとなった[31]。

512ビットのSVEの一種いっしゅは、富士通ふじつうA64FX ARMプロセッサを使用しようして富岳ふがくスーパーコンピュータに実装じっそうされている。富岳ふがくは、2021年ねんに本格ほんかく稼働かどうを開始かいしし、当時とうじ世界せかい最高さいこう性能せいのうのスーパーコンピュータとなった[32]。

SVEはGCCコンパイラによってサポートされており、GCC 8は自動じどうベクトル化かをサポートし[30]、GCC10はC組くみ込こみ関数かんすうをサポートしている。2020年ねん7月がつの時点じてんで、LLVMとclangはCとIRの組くみ込こみ関数かんすうをサポートしている。ARM独自どくじのLLVMフォークは、自動じどうベクトル化かをサポートしている[33]。

Armv8.3-A

[編集へんしゅう]

2016年ねん10月がつ、Armv8.3-Aが発表はっぴょうされた。その機能きのう強化きょうかは6つのカテゴリに分類ぶんるいされる[34]。

  • ポインタ認証にんしょう[35]（AArch64のみ）。アーキテクチャへの必須ひっすの拡張かくちょう（新あたらしいブロック暗号あんごう、QARMA（英語えいご版ばん）[36]に基もとづく）（コンパイラはセキュリティ機能きのうを利用りようする必要ひつようがあるが、命令めいれいはNOPスペースにあるため、古ふるいチップでは追加ついかのセキュリティを提供ていきょうしないが、下位かい互換ごかん性せいがある）。
  • ネストされた仮想かそう化か（AArch64のみ）
  • Advanced SIMDでの複素数ふくそすうのサポート（AArch64およびAArch32）。たとえば、90度どの倍数ばいすうの回転かいてん
  • 新あたらしいFJCVTZS（Floating-point JavaScript Convert to Signed fixed-point, rounding toward Zero：JavaScriptの浮動ふどう小数点しょうすうてん数すうを符号ふごう付つき固定こてい小数点しょうすうてん数すうに変換へんかんし、ゼロ方向ほうこうに丸まるめる）命令めいれい[37]
  • メモリ整合せいごう性せいモデルへの変更へんこう（AArch64のみ）。C++11/C11の（デフォルトではない）より弱よわいRCpc（Release Consistent processor consistent）モデルをサポートするため（デフォルトのC++11/C11コンシステンシー・モデルは以前いぜんのArmv8ですでにサポートされていた）
  • より大おおきなシステム可視かしキャッシュのIDメカニズムのサポート（AArch64およびAArch32）

Armv8.3-Aアーキテクチャは（少すくなくとも）GCC7コンパイラでサポートされるようになった[38]。

Armv8.4-A

[編集へんしゅう]

2017年ねん11月、Armv8.4-Aが発表はっぴょうされた。この拡張かくちょう機能きのうは次つぎのカテゴリに分類ぶんるいされる[39][40][41]。

  • SHA3/SHA512/SM3/SM4暗号あんごう拡張かくちょう
  • 改善かいぜんされた仮想かそう化かサポート
  • メモリパーティショニングおよびモニタリング（MPAM）機能きのう
  • 新あたらしいセキュアEL2状態じょうたいとアクティビティモニター
  • 符号ふごう付つきおよび符号ふごうなし整数せいすうドット積せき（SDOTおよびUDOT）命令めいれい

Armv8.5-AおよびArmv9.0-A[42]

[編集へんしゅう]

2018年ねん9月がつ、Armv8.5-Aが発表はっぴょうされた。その拡張かくちょう機能きのうは次つぎのカテゴリに分類ぶんるいされる[43][44]。

  • Memory Tagging Extension（MTE）[45]
  • 「攻撃こうげき者しゃが任意にんいのコードを実行じっこうする能力のうりょく」を低減ていげんするための分岐ぶんきターゲットインジケータ（BTI）
  • 乱数らんすうジェネレーター命令めいれい：さまざまな国内こくないおよび国際こくさい規格きかくに準拠じゅんきょした決定けってい論ろん的てきで真しんの乱数らんすうを提供ていきょうする

2019年ねん8月がつ2日にち、GoogleはAndroidがMemory Tagging Extension（MTE）を採用さいようすると発表はっぴょうした。[46]

2021年ねん3月がつ、Armv9-Aが発表はっぴょうされた。Armv9-Aのベースラインは、Armv8.5のすべての機能きのうである[47][48][49]。Armv9-Aは以下いかも追加ついかしている。

  • スケーラブルベクターエクステンション2（SVE2）。SVE2は、SVEのスケーラブルなベクトル化かに基もとづいて構築こうちくされており、細ほそ粒つぶ度どのデータレベル並列へいれつ処理しょり（DLP）を向上こうじょうさせ、命令めいれいごとにより多おおくの作業さぎょうを実行じっこうできる。SVE2は、Advanced SIMD (NEON)のスーパーセットとなり、現在げんざいNEONを使用しようしているDSPやマルチメディアSIMDコードなど、幅広はばひろいソフトウェアにこれらのメリットをもたらすことを目的もくてきとする[50]。LLVM/Clang 9およびGCC 10からSVE2をサポートしている[50][51]。
  • トランザクションメモリ拡張かくちょう（TME）。x86拡張かくちょう機能きのうに続つづいて、TMEはハードウェアトランザクションメモリ（HTM）とトランザクションロックエリジオン（TLE）のサポートを提供ていきょうする。TMEは、スケーラブルな同時どうじ実行じっこう性せいを実現じつげんして、粗そ粒つぶ度どのスレッドレベル並列へいれつ処理しょり（TLP）を向上こうじょうさせ、スレッドごとにより多おおくの作業さぎょうを実行じっこうできるようにすることを目的もくてきとしている[50]。LLVM/Clang 9およびGCC 10からTMEをサポートしている[51]。
  • 機密きみつコンピューティングアーキテクチャ（CCA）[52][53]

Armv8.6-AおよびArmv9.1-A[42]

[編集へんしゅう]

2019年ねん9月がつ、Armv8.6-Aが発表はっぴょうされた。その拡張かくちょう機能きのうは次つぎのカテゴリに分類ぶんるいされる[54]。

  • 一般いっぱん的てきな行列ぎょうれつ積せき（GEMM）
  • bfloat16フォーマットのサポート
  • SIMD行列ぎょうれつ操作そうさ命令めいれい、BFDOT、BFMMLA、BFMLAL、およびBFCVT
  • 仮想かそう化か、システム管理かんり、およびセキュリティの強化きょうか
  • 次つぎの拡張かくちょう機能きのう（LLVM 11ではすでにこれらの機能きのうのサポートを追加ついか済ずみ[55]）：
    • 拡張かくちょうカウンター仮想かそう化か（Armv8.6-ECV）
    • ファイングレイントラップ（Armv8.6-FGT）
    • アクティビティモニターの仮想かそう化か（Armv8.6-AMU）

たとえば、きめ細こまかいトラップ、Wait-for-Event（WFE）命令めいれい、EnhancedPAC2、FPACなどがある。SVEおよびNEONのBfloat16拡張かくちょう機能きのうは、主おもに深層しんそう学習がくしゅうで使用しようするためのものである[56]。

Armv8.7-AおよびArmv9.2-A[42]

[編集へんしゅう]

2020年ねん9月がつ、Armv8.7-Aが発表はっぴょうされた。

  • スケーラブルマトリックス拡張かくちょう（SME）（Armv9.2のみ）[57]。SMEは行列ぎょうれつを効率こうりつ的てきに処理しょりするために、次つぎのような新しん機能きのうを追加ついかする。
    • 行列ぎょうれつタイルストレージ
    • オンザフライの行列ぎょうれつ転置てんち
    • タイルベクトルのロード/保存ほぞん/挿入そうにゅう/抽出ちゅうしゅつ
    • SVEベクトルの行列ぎょうれつ外積がいせき
    • 「ストリーミングモード」SVE
  • PCIeホットプラグの拡張かくちょうサポート（AArch64）
  • アトミックな64バイトロード/ストアでのアクセラレータへのアクセス（AArch64）
  • タイムアウト指定してい付つきのWait For Instruction（WFI）およびWait For Event（WFE）（AArch64）
  • 分岐ぶんきレコードの記録きろく（Armv9.2のみ）

Armv8.8-AおよびArmv9.3-A[42]

[編集へんしゅう]

2021年ねん9月がつ、Armv8.8-AおよびArmv9.3-Aが発表はっぴょうされた。

  • マスク不可能ふかのうな割わり込こみ（AArch64）
  • memcpy()およびmemset()スタイルの操作そうさを最適さいてき化かする命令めいれい（AArch64）
  • PACへの拡張かくちょう機能きのう（AArch64）
  • ヒント付つき条件じょうけん分岐ぶんき（AArch64）

Armv8.9-AおよびArmv9.4-A[42]

[編集へんしゅう]

2022年ねん9月がつ、ARMv8.9-AとARMv9.4-Aが発表はっぴょうされた。[58]

  • 仮想かそうメモリシステムアーキテクチャ（VMSA）の機能きのう強化きょうか
    • パーミッションインダイレクトとオーバーレイ
    • translation hardening
    • 128 ビット変換へんかんテーブル（ARMv9 のみ）
  • Scalable Matrix Extension 2 (SME2) (ARMv9のみ)
    • マルチベクトル命令めいれい
    • マルチベクトルpredicate
    • 2b/4b のウェイト圧縮あっしゅく
    • 1b バイナリーネットワーク
    • レンジプリフェッチ
  • ガード付つきコントロールスタック（GCS）（ARMv9のみ）
  • コンフィデンシャル・コンピューティング
    • メモリ暗号あんごう化かコンテクスト
    • デバイスの割わり当あて

Armv8-R（リアルタイムアーキテクチャ）

[編集へんしゅう]

オプションのAArch64サポートがArmv8-Rプロファイルに追加ついかされ、最初さいしょのARMコアがCortex-R82を実装じっそうした[59]。A64命令めいれいセットが追加ついかされ、メモリバリア命令めいれいにいくつかの変更へんこうが加くわえられている[60]。

脚注きゃくちゅう

[編集へんしゅう]
  1. ^ “Overview”. Learn the architecture: Understanding the Armv8.x and Armv9.x extensions. 2022年ねん8月がつ24日にち閲覧えつらん。
  2. ^ “Neoverse V1”. June 12, 2024閲覧えつらん。
  3. ^ “Faster ML inference with AWS Graviton3”. community.arm.com. 12 June 2024閲覧えつらん。
  4. ^ a b “ARM、Hot ChipsでHPC用ようのスケーラブル・ベクトル拡張かくちょうを公表こうひょう”. HPCwire Japan (2016年ねん8月がつ28日にち). 2022年ねん1月がつ2日にち閲覧えつらん。
  5. ^ “Overview - Learn the architecture - Introducing SVE2”. June 2, 2024閲覧えつらん。
  6. ^ 株式会社かぶしきがいしゃインプレス (2021年ねん3月がつ31日にち). “Arm、10年ねんぶりの新しんアーキテクチャ「Armv9」。富岳ふがくのSVE改良かいりょう版ばんやコンフィデンシャルコンピューティング機能きのう追加ついか”. PC Watch. 2022年ねん1月がつ2日にち閲覧えつらん。
  7. ^ “Learn the architecture - Introducing SVE2”. June 2, 2024閲覧えつらん。
  8. ^ “machine/arch-armv9: remove crc and sve tunes, they are mandatory - Patchwork”. patchwork.yoctoproject.org. 12 June 2024閲覧えつらん。
  9. ^ “The Cortex-X2: More Performance, Deeper OoO - Arm Announces Mobile Armv9 CPU Microarchitectures: Cortex-X2, Cortex-A710 & Cortex-A510”. June 1, 2024閲覧えつらん。
  10. ^ “Arm Cortex‑X2 Core Technical Reference Manual”. June 1, 2024閲覧えつらん。
  11. ^ “Arm Cortex-X3 Core Technical Reference Manual”. June 1, 2024閲覧えつらん。
  12. ^ “Arm Cortex-X4 Core Technical Reference Manual”. June 1, 2024閲覧えつらん。
  13. ^ “Arm Neoverse V2 Core Software Optimization Guide”. June 2, 2024閲覧えつらん。
  14. ^ “Scalable Matrix Extension for the Armv9-A Architecture”. community.arm.com. 31 May 2024閲覧えつらん。
  15. ^ “Overview | Hello SME documentation”. scalable.uni-jena.de. 1 June 2024閲覧えつらん。
  16. ^ “Vector Length - Microbenchmarks | Hello SME documentation”. scalable.uni-jena.de. 1 June 2024閲覧えつらん。
  17. ^ “Arm A-Profile Architecture Developments 2022”. community.arm.com. 31 May 2024閲覧えつらん。
  18. ^ "ARM Discloses Technical Details Of The Next Version Of The ARM Architecture" (Press release). Arm Holdings. 27 October 2011. 2019年ねん1月がつ1日にち時点じてんのオリジナルよりアーカイブ。2013年ねん9月がつ20日はつか閲覧えつらん。
  19. ^ Grisenthwaite (2011年ねん). “ARMv8-A Technology Preview”. 11 November 2011時じ点てんのオリジナルよりアーカイブ。31 October 2011閲覧えつらん。
  20. ^ "ARM Launches Cortex-A50 Series, the World's Most Energy-Efficient 64-bit Processors" (Press release). Arm Holdings. 2012年ねん10月がつ31日にち閲覧えつらん。
  21. ^ "AppliedMicro Showcases World's First 64-bit ARM v8 Core" (Press release). AppliedMicro. 28 October 2011. 2014年ねん2月がつ11日にち閲覧えつらん。
  22. ^ “Samsung's Exynos 5433 is an A57/A53 ARM SoC”. AnandTech. 17 September 2014閲覧えつらん。
  23. ^ “ARM Cortex-A53 MPCore Processor Technical Reference Manual: Cryptography Extension”. ARM. 11 September 2016閲覧えつらん。
  24. ^ “Cortex-A32 Processor – ARM”. 18 December 2016閲覧えつらん。
  25. ^ “Top-level encodings for A64 - Arm A-profile A64 Instruction Set Architecture”. ARM. 2022年ねん5月がつ8日にち閲覧えつらん。
  26. ^ Brash (2 December 2014). “The ARMv8-A architecture and its ongoing development”. 23 January 2015閲覧えつらん。
  27. ^ “Top-byte ignore (TBI)”. WikiChip. 2022年ねん7月がつ17日にち閲覧えつらん。
  28. ^ Brash (5 January 2016). “ARMv8-A architecture evolution”. 7 June 2016閲覧えつらん。
  29. ^ “The scalable vector extension sve for the Armv8 a architecture” (英語えいご). Arm Community. (22 August 2016). https://community.arm.com/processors/b/blog/posts/technology-update-the-scalable-vector-extension-sve-for-the-armv8-a-architecture 8 July 2018閲覧えつらん。 
  30. ^ a b “GCC 8 Release Series – Changes, New Features, and Fixes – GNU Project – Free Software Foundation (FSF)” (英語えいご). gcc.gnu.org. 9 July 2018閲覧えつらん。
  31. ^ “Learn the architecture - Introducing SVE2”. June 1, 2024閲覧えつらん。
  32. ^ "Fujitsu Completes Post-K Supercomputer CPU Prototype, Begins Functionality Trials – Fujitsu Global" (Press release) (英語えいご). 2018年ねん7月がつ8日にち閲覧えつらん。
  33. ^ “⚙ D71712 Downstream SVE/SVE2 implementation (LLVM)”. reviews.llvm.org. 2020年ねん9月がつ5日にち閲覧えつらん。
  34. ^ David Brash (26 October 2016). “ARMv8-A architecture – 2016 additions”. 2022年ねん7月がつ17日にち閲覧えつらん。
  35. ^ “[Ping~,AArch64 Add commandline support for -march=armv8.3-a]”. 2022年ねん8月がつ24日にち閲覧えつらん。 “pointer authentication extension is defined to be mandatory extension on ARMv8.3-A and is not optional”
  36. ^ “Qualcomm releases whitepaper detailing pointer authentication on ARMv8.3” (2017年ねん1月がつ10日とおか). 2022年ねん8月がつ24日にち閲覧えつらん。
  37. ^ “A64 Floating-point Instructions: FJCVTZS”. arm.com. 11 July 2019閲覧えつらん。
  38. ^ “GCC 7 Release Series – Changes, New Features, and Fixes”. 2022年ねん8月がつ24日にち閲覧えつらん。 “The ARMv8.3-A architecture is now supported. It can be used by specifying the -march=armv8.3-a option. [..] The option -msign-return-address= is supported to enable return address protection using ARMv8.3-A Pointer Authentication Extensions.”
  39. ^ “Introducing 2017's extensions to the Arm Architecture” (英語えいご). community.arm.com. 15 June 2019閲覧えつらん。
  40. ^ “Exploring dot product machine learning” (英語えいご). community.arm.com. 15 June 2019閲覧えつらん。
  41. ^ “ARM Preps ARMv8.4-A Support For GCC Compiler – Phoronix” (英語えいご). www.phoronix.com. 14 January 2018閲覧えつらん。
  42. ^ a b c d e “Armv8.x and Armv9.x extensions and features”. Learn the architecture: Understanding the Armv8.x and Armv9.x extensions. 2022年ねん5月がつ4日にち閲覧えつらん。
  43. ^ “Arm Architecture Armv8.5-A Announcement – Processors blog – Processors – Arm Community” (英語えいご). community.arm.com. 26 April 2019閲覧えつらん。
  44. ^ “Arm Architecture Reference Manual Armv8, for Armv8-A architecture profile” (英語えいご). ARM Developer. 6 August 2019閲覧えつらん。
  45. ^ “Arm MTE architecture: Enhancing memory safety” (英語えいご). community.arm.com. 2021年ねん7月がつ27日にち閲覧えつらん。
  46. ^ “Adopting the Arm Memory Tagging Extension in Android” (英語えいご). Google Online Security Blog. 6 August 2019閲覧えつらん。
  47. ^ “Arm's solution to the future needs of AI, security and specialized computing is v9” (英語えいご). Arm | The Architecture for the Digital World. 2021年ねん7月がつ27日にち閲覧えつらん。
  48. ^ Schor (2021年ねん3月がつ30日にち). “Arm Launches ARMv9” (英語えいご). WikiChip Fuse. 2021年ねん7月がつ27日にち閲覧えつらん。
  49. ^ Frumusanu. “Arm Announces Armv9 Architecture: SVE2, Security, and the Next Decade”. www.anandtech.com. 2021年ねん7月がつ27日にち閲覧えつらん。
  50. ^ a b c “Arm releases SVE2 and TME for A-profile architecture – Processors blog – Processors – Arm Community” (英語えいご). community.arm.com. 25 May 2019閲覧えつらん。
  51. ^ a b “Arm SVE2 Support Aligning For GCC 10, LLVM Clang 9.0 – Phoronix”. www.phoronix.com. 26 May 2019閲覧えつらん。
  52. ^ “Unlocking the power of data with Arm CCA” (英語えいご). community.arm.com. 2021年ねん7月がつ27日にち閲覧えつらん。
  53. ^ “Arm Introduces Its Confidential Compute Architecture” (英語えいご). WikiChip Fuse (2021年ねん6月がつ23日にち). 2021年ねん7月がつ27日にち閲覧えつらん。
  54. ^ “Arm A profile architecture update 2019” (英語えいご). community.arm.com. 26 September 2019閲覧えつらん。
  55. ^ “LLVM 11.0.0 Release Notes”. releases.llvm.org. 2021年ねん3月がつ11日にち閲覧えつらん。
  56. ^ “BFloat16 extensions for Armv8-A” (英語えいご). community.arm.com. 30 August 2019閲覧えつらん。
  57. ^ “Scalable Matrix Extension for the Armv9-A Architecture” (英語えいご). community.arm.com. 2021年ねん7月がつ27日にち閲覧えつらん。
  58. ^ “Arm A-Profile Architecture Developments 2022 - Architectures and Processors blog - Arm Community blogs - Arm Community” (英語えいご). community.arm.com. 2022年ねん12月9日にち閲覧えつらん。
  59. ^ Frumusanu (September 3, 2020). “ARM Announced Cortex-R82: First 64-bit Real Time Processor”. AnandTech. 2022年ねん7月がつ17日にち閲覧えつらん。
  60. ^ “Arm Architecture Reference Manual Supplement - Armv8, for Armv8-R AArch64 architecture profile”. Arm Ltd. 2022年ねん7月がつ17日にち閲覧えつらん。
CISC
過去かこ
現行げんこう
RISC
過去かこ
現行げんこう
「https://ja.wikipedia.org/w/index.php?title=AArch64&oldid=101821762」から取得しゅとく