(Translated by https://www.hiragana.jp/)
RISC-V - Wikipedia コンテンツにスキップ

RISC-V

出典しゅってん: フリー百科ひゃっか事典じてん『ウィキペディア（Wikipedia）』
RISC-Vのロゴ
RISC-V
開発かいはつ者しゃ カリフォルニア大学だいがくバークレー校こう
ビット数すう 32, 64, 128
発表はっぴょう 2015年ねん (9年ねん前まえ) (2015)[1]
バージョン 2.2
デザイン RISC
タイプ Load-store
エンコード Variable
ブランチ Compare-and-branch
エンディアン Little
拡張かくちょう M, A, F, D, Q, C, P
オープン Yes
レジスタ
汎用はんよう 16, 32 (ゼロ・レジスタを1つ含ふくむ)
浮動ふどう小数点しょうすうてん 32 (オプション)
2013年ねん1月がつに製造せいぞうされたRISC-Vプロセッサのプロトタイプ

RISC-V（リスク ファイブ）はカリフォルニア大学だいがくバークレー校こうで開発かいはつされオープンソースで提供ていきょうされている命令めいれいセットアーキテクチャ（英えい: instruction set architecture、ISA）である[2]。

本稿ほんこうではISAであるRISC-Vの実装じっそう（RISC-Vコア）およびエコシステム（対応たいおうOS、開発かいはつツール）を含ふくめて解説かいせつする。

概要がいよう

[編集へんしゅう]

オープンソースライセンス

[編集へんしゅう]

他たの多おおくの命令めいれいセットアーキテクチャ（ISA）設計せっけいとは異ことなり、RISC-V ISAは、使用しよう料りょうのかからないオープンソースライセンスで提供ていきょうされている。多おおくの企業きぎょうがRISC-Vハードウェアを提供ていきょうしたり、発表はっぴょうしたりしており、RISC-Vをサポートするオープンソースのオペレーティングシステムが利用りよう可能かのうであり、いくつかの一般いっぱん的てきなソフトウェアツールチェーンで命令めいれいセットがサポートされている。

命令めいれいセット（ISA）がRISC

[編集へんしゅう]

RISC-Vは縮小しゅくしょう命令めいれいセットコンピュータ (RISC) の原則げんそくに基もとづいている。RISC-V ISAの注目ちゅうもくすべき特徴とくちょうは、ロードストア・アーキテクチャ[3][4]、CPU内ないのマルチプレクサを簡素かんそ化かするビットパターン、IEEE 754浮動ふどう小数点しょうすうてん、アーキテクチャ的てきに中立ちゅうりつな設計せっけい、符号ふごう拡張かくちょうを高速こうそく化かするために最さい上位じょういビットを固定こてい位置いちに配置はいちすることなどである。命令めいれいセットは、幅広はばひろい用途ようとに対応たいおうできるように設計せっけいされている。可変かへん幅はばで拡張かくちょう可能かのうなので、常つねにより多おおくのエンコーディングビットを追加ついかすることができる。32、64、128ビットの3つのワード幅はばと、さまざまなサブセットをサポートしている。各かくサブセットの定義ていぎは、3つのワード幅はばによって若干じゃっかん異ことなる。サブセットは、小型こがたの組くみ込こみシステム、パーソナルコンピュータ、ベクトルプロセッサを搭載とうさいしたスーパーコンピュータ、倉庫そうこ規模きぼの19インチラックマウント並列へいれつコンピュータをサポートしている。

命令めいれいセットスペースの拡張かくちょう

[編集へんしゅう]

ISAの128ビット伸張しんちょう版ばんの命令めいれいセットスペースが確保かくほされたのは、60年ねんにわたる業界ぎょうかいの経験けいけんから、最もっとも回復かいふく不可能ふかのうな命令めいれいセット設計せっけい上じょうの誤あやまりはメモリに対たいするアドレス空間くうかんの不足ふそくであることが示しめされているからである。2016年ねん時点じてんで、128ビットISAは意図いと的てきに未定義みていぎのままであるが、これは、このような大だい規模きぼなメモリシステムでの実用じつよう的てきな経験けいけんがまだほとんどないためである。

実用じつよう的てきな使用しように使つかえる設計せっけい

[編集へんしゅう]

このプロジェクトは2010年ねんにカリフォルニア大学だいがくバークレー校こうで開始かいしされたが、貢献こうけん者しゃの多おおくは大学だいがくとは関係かんけいのないボランティアである。他たのアカデミックな設計せっけいは、一般いっぱん的てきに説明せつめいを簡単かんたんにするためだけに最適さいてき化かされているのに対たいし、RISC-Vの命令めいれいセットは、実用じつよう的てきなコンピュータで使用しようできるように設計せっけいされている。

2019年ねん6月がつの時点じてんで、ユーザスペースISAのバージョン2.2と特権とっけんISAのバージョン1.11は凍結とうけつされており、ソフトウェアとハードウェアの開発かいはつを進すすめることができる。デバッグ仕様しようは、ドラフトとしてバージョン0.13.2が用意よういされている[5]。

開発かいはつ動機どうき

[編集へんしゅう]

オープンなISA

[編集へんしゅう]

命令めいれいセットアーキテクチャはコンピュータにおけるハードウェアとソフトウェアのインターフェースである。良よいISA/インターフェースはソフトウェアの再さい利用りよう性せいを上あげコストを低減ていげんする。また、ハードウェア製造せいぞう者しゃ間あいだの競争きょうそうが促進そくしんされ、ハードウェア製造せいぞう者しゃは、より多おおくのリソースを設計せっけいに使つかえるようになり、ソフトウェア・サポートに使つかうリソースは少すくなくできる[6]。

商業しょうぎょう的てきに成功せいこうし広ひろく用もちいられていたISAはクローズドにライセンシングされてきた。たとえばARMホールディングスやミップス・テクノロジーズは、彼かれらの特許とっきょを利用りようするにあたり、相当そうとうのライセンス料りょうを課かする[7]。彼かれらはまた、設計せっけいの優位ゆうい性せいや命令めいれいセットを記しるした文書ぶんしょを渡わたす前まえに秘密ひみつ保持ほじ契約けいやくを要求ようきゅうする。クローズドなISAおよびIPは改変かいへんを禁止きんしされるケースが多おおく、性能せいのう向上こうじょうを目的もくてきとしたISAの改良かいりょうや教育きょういくを目的もくてきとしたISAの変更へんこうが妨さまたげられていた。このような背景はいけいから、オープンかつフリーなISAには一定いっていの需要じゅようがあった。

RISC-V以前いぜんのオープンISAのほとんどはGNU General Public License（GPL）を使用しようし、ユーザーにコピーや利用りようするにあたって実装じっそうをオープンにするようにさせていた。RISC-Vでは自由じゆうに利用りよう可能かのうなCPUデザインをBSDライセンス下したで提供ていきょうすることを目指めざしている。BSDライセンスは、RISC-Vチップの設計せっけいや派生はせい成果せいか物ぶつを、RISC-V自身じしんと同様どうようオープンかつ自由じゆうに、またはクローズドで独占どくせん的てきに、作成さくせいすることを許可きょかする。

実用じつよう可能かのうかつシンプルなISA

[編集へんしゅう]

彼かれらの主張しゅちょうによれば、命令めいれいセットの設計せっけいでは新あたらしい設計せっけい原理げんりが現あらわれることはほとんどなく、過去かこ40年ねんの中なかで最もっとも成功せいこうした設計せっけいはますます似通にかよって来きている。失敗しっぱいした設計せっけいのほとんどは、出資しゅっしした企業きぎょうが商業しょうぎょう的てきに失敗しっぱいしたのであり、命令めいれいセットが技術ぎじゅつ的てきに劣おとっていたからではない。よって、よく設計せっけいされたオープンな命令めいれいセットが、十分じゅうぶんに確立かくりつされた設計せっけい原理げんりを用もちいて設計せっけいされれば、多おおくのベンダーが長期間ちょうきかんに渡わたってサポートする気きになるだろう[6]。

他たの学術がくじゅつ目的もくてきの設計せっけいとは異ことなり、RISC-V命令めいれいセットは、研究けんきゅう内容ないようの説明せつめいのための簡略かんりゃく化かに最適さいてき化かするのではなく、実用じつよう的てきなコンピュータに最適さいてき化かした簡略かんりゃく化かにすると宣言せんげんされている。この簡略かんりゃく化かはコンピュータの速度そくど向上こうじょうを目的もくてきとするが、コストや電力でんりょく使用しよう量りょうも削減さくげんされる。この命令めいれいセットに含ふくまれるものは、ロード/ストア アーキテクチャ、CPU内部ないぶのマルチプレクサを単純たんじゅん化かするビット・パターン、簡略かんりゃく化かされた標準ひょうじゅんに基もとづいた浮動ふどう小数点しょうすうてん、アーキテクチャに中立ちゅうりつな設計せっけい、および、最さい上位じょういの符号ふごうビットを固定こていとすることによる符号ふごう拡張かくちょうの高速こうそく化かである。符号ふごう拡張かくちょうは、しばしば、クリティカル・タイミング・パスになると言いわれている。

命令めいれいセットは3種類しゅるいのワード幅はば

[編集へんしゅう]

命令めいれいセットは、幅広はばひろい層そうのユーザー向むけに設計せっけいされている。32-、64-、128-ビットの3つのワード幅はば、様々さまざまなサブセットをサポートする。各かくサブセットの定義ていぎは、3つワード幅はば間あいだで、わずかに変化へんかする。サブセットは、小ちいさな組くみ込こみシステム、パーソナルコンピュータ、ベクタプロセッサを持もつスーパーコンピュータ、および、ウェアハウス・スケールのラック・マウント型がた並列へいれつ計算けいさんマシンをサポートする。

命令めいれいセットは可変長かへんちょう幅はば

[編集へんしゅう]

命令めいれいセットは、可変長かへんちょう幅はばで、拡張かくちょう可能かのうであるため、より多おおくのエンコード・ビットが追加ついか可能かのうである。ISAには128ビットまで拡張かくちょうされたバージョンまで予約よやくされている。これは、過去かこ60年ねんの業界ぎょうかいの歴史れきしの中なかで、過去かこの命令めいれいセットでメモリアドレス空間くうかんが不足ふそくしていたことが原因げんいんで、取とり返かえしのつかない失敗しっぱいが起おきたことを反映はんえいしている。2016年ねん現在げんざい、128-ビットのISAは、その巨大きょだいなメモリシステムに関かんする知見ちけんがほとんどないために、意図いと的てきに未み定義ていぎにされている。

教育きょういく上じょうも有効ゆうこう

[編集へんしゅう]

RISC-Vのシンプルさは教育きょういく上じょう有効ゆうこうでもある。整数せいすう命令めいれいのサブセットは単純たんじゅんであるため、学生がくせいが初歩しょほ的てきな練習れんしゅうをすることができ、整数せいすう命令めいれいサブセットはシンプルなISAであるため、ソフトウェアによる研究けんきゅう用ようマシンの制御せいぎょにも利用りようできる。可変長かへんちょうのISAは、学生がくせいの練習れんしゅうと研究けんきゅうのための拡張かくちょうを可能かのうにする[8]。別べつ定義ていぎの特権とっけん命令めいれいセットを用もちいれば、OSの研究けんきゅうを、コンパイラを再さい設計せっけいせずにサポートできる[9]。RISC-Vのオープンな知的ちてき財産ざいさんによって、設計せっけいを公開こうかいしたり、再さい利用りようしたり、修正しゅうせいが可能かのうになる[8]。

歴史れきし

[編集へんしゅう]

先行せんこう開発かいはつ

[編集へんしゅう]

「RISC」という用語ようごは1980年ねん頃ごろに作つくられた[10]。それ以前いぜんは、よりシンプルな設計せっけいのコンピュータは効率こうりつ的てきな可能かのう性せいがあるといういくつかの知見ちけんは存在そんざいしたが、そのような設計せっけい指針ししんはまだ広ひろまってはいなかった。単純たんじゅんで効率こうりつ的てきなコンピュータは、常つねに学術がくじゅつ的てきな関心かんしんにとどまっていた。

研究けんきゅう者しゃは、RISC命令めいれいセットのDLXを、1990年ねんに初版しょはんの『コンピュータ・アーキテクチャ 設計せっけい・実現じつげん・評価ひょうかの定量ていりょう的てきアプローチ』のために作成さくせいした。著者ちょしゃのデイビッド・パターソンは、後のちにRISC-Vを支援しえんした。しかし、DLXは教育きょういく目的もくてき用ようだったため、研究けんきゅう者しゃやホビーストはDLXをFPGAを使つかって実装じっそうしたが、商業しょうぎょう的てきには成功せいこうしなかった。

ARM CPUのバージョン2とその前まえは、パブリックドメインの命令めいれいセットであり、現在げんざいもまだGNUコンパイラコレクションによってサポートされている。このISA向むけに、3つのオープンソースのコアが存在そんざいするが、もはや製造せいぞうされていない[11][12]。

OpenRISCは、DLXをベースとしたオープンソースのISAであり、RISCの実装じっそうの1つである。OpenRISCはGCCとLinuxの実装じっそうを完全かんぜんにサポートしているが、商業しょうぎょう的てきな実装じっそうは少すくない。

RISC-Vという名称めいしょうは、カリフォルニア大学だいがくバークレー校こうが発表はっぴょうしたRISC ISAの5番目ばんめのメジャー・バージョンであることを表あらわしている[8]。RISC-Vの前まえの4つのバージョンは、それぞれRISC-I[13]、RISC-II[14]、SOAR[15]、およびSPUR[16]である。

RISC-V財団ざいだんとRISC-V International

[編集へんしゅう]

カリフォルニア大学だいがくバークレー校こうのクルステ・アサノヴィッチは、オープンソースのコンピュータシステムが広ひろく普及ふきゅうしている状況じょうきょうを認識にんしきしていた。2010年ねん、彼かれは「夏なつの3ヶ月かげつの短期間たんきかんプロジェクト」の中なかで、RISC-Vを開発かいはつ、公開こうかいすることを決意けついした。この計画けいかくは、研究けんきゅう者しゃや企業きぎょうのユーザーに役立やくだつものだったため[6]、バークレー校こうのデイビッド・パターソンも協力きょうりょくした。もともとパターソンは、バークレーRISCの特性とくせいを定さだめた人物じんぶつであり、RISC-Vは、彼かれのRISC-Vの研究けんきゅうプロジェクトの長ながい経歴けいれきの一ひとつである。初期しょきの開発かいはつでは、DARPAが財政ざいせい支援しえんを行おこなっていた[8]。

RISC-V財団ざいだんは2015年ねんに設立せつりつされた[1]。RISC-V財団ざいだんをサポートしている組織そしきとしては、アドバンスト・マイクロ・デバイセズ[17]、Andes Technology[18]、BAEシステムズ、Berkeley Architecture Research、Bluespec, Inc.、Cortus、Google、GreenWaves Technologies、ヒューレット・パッカード・エンタープライズ、華はな為ため技術ぎじゅつ、IBM、Imperas Software、中国科学院ちゅうごくかがくいん、IIT Madras、ラティスセミコンダクター、Mellanox Technologies、Microsemi、マイクロン・テクノロジ、NVIDIA、NXPセミコンダクターズ、オラクル、クアルコム、Cryptography Research、ウェスタン・デジタル、SiFiveなどがある[19][20][21]。

2019年ねん11月に、RISC-V財団ざいだんは米国べいこくの貿易ぼうえき制限せいげんに対たいする懸念けねんからスイスへの移転いてんを表明ひょうめいし[22]、2020年ねん3月がつにはスイスの国際こくさい交流こうりゅう協会きょうかいRISC-V Internationalが設立せつりつされた[1]。

RISC-V Internationalは、RISC-Vをソフトウェアおよびハードウェア設計せっけいに自由じゆうに利用りようできるようRISC-Vの仕様しようを公開こうかいしている。仕様しようの策定さくていはRISC-V Internationalの会員かいいんにより行おこなわれる。さらに、会員かいいん組織そしきは製品せいひんに対たいして「RISC-V Compatible™」ロゴの使用しようを許可きょかされる[23]。

表彰ひょうしょう

[編集へんしゅう]
  • 2017年ねん、Linley Groupにより、ベスト・テクノロジー（命令めいれいセット）賞しょうに選定せんていされた。

実装じっそう

[編集へんしゅう]

RISC-Vオーガニゼーションは、RISC-VのCPUとSoCの実装じっそうリストを管理かんりしている[24]。

既存きそん

[編集へんしゅう]

既存きそんの商用しょうよう実装じっそうには以下いかのようなものがある。

  • Xuantie-910: 2019年ねん7月がつ発表はっぴょう[25]、アリババグループ (T-Head) による。2.5GHz 16コア64ビット(RV64GCV)、アウトオブオーダー型かた。2021年ねん10月がつ、T-Headはこれを含ふくむ4プロセッサ (C910[26], C906[27], E906[28], E902[29]) をオープンソース化かした。
  • N25/NX25: 2017年ねんリリース、RISC-V Internationalの創設そうせつメンバーであるAndes Technology Corporationによる[30]
  • CodasipとUltraSoCは、CodasipのRISC-VコアなどのIPとUltraSoCのデバッグ、最適さいてき化か、アナリティクスを組くみ合あわせたRISC-V組くみ込こみSOC向むけに完全かんぜんにサポートされた知的ちてき財産ざいさんを開発かいはつしている[31]。
  • GD32Vシリーズ: GigaDeviceによる[32]。RV32IMAC実装じっそう。中国ちゅうごくの電子でんし企業きぎょうSipeed社しゃが製造せいぞうしたLongan Nanoボードに採用さいよう[33]。
  • GAP8: 2018年ねん2月がつ発表はっぴょう、GreenWaves Technologiesによる。32ビット1コントローラ＋8個このコンピュートコア、32ビットSoC（RV32IMC）。GAPuino GAP8開発かいはつボードは2018年ねん5月がつに出荷しゅっかを開始かいし[34][35][36]。
  • SCR1: Syntacoreによる。RV32I/E[MC] 実装じっそう。
  • UltraSOCは標準ひょうじゅんトレースシステムを提案ていあんし、実装じっそうを寄贈きぞうした。
  • SweRV Core: 2018年ねん12月発表はっぴょう、Western Digitalによる。インオーダー2ウェイスーパースカラと9ステージのパイプライン設計せっけいを特徴とくちょうとする。WDは、SweRVベースのプロセッサをフラッシュコントローラやSSDに採用さいようする予定よていで、2019年ねん1月がつにサードパーティ向むけにオープンソースとして公開こうかいしている[37][38][39]。
  • ESP32-S2 ULPコプロセッサ: Espressifによる。

開発かいはつ環境かんきょう

[編集へんしゅう]
  • IAR Systemsは、RV32 32ビットRISC-Vコアと拡張かくちょう機能きのうをサポートする「IAR Embedded Workbench for RISC-V」の最初さいしょのバージョンをリリースした。今後こんごのリリースでは、64ビットのサポートとより小型こがたのRV32Eベース命令めいれいセットのサポート、機能きのう安全あんぜん認証にんしょうとセキュリティソリューションが含ふくまれる予定よてい。
  • SEGGERは、同社どうしゃのデバッグ・プローブJ-Link[40]、同社どうしゃの統合とうごう開発かいはつ環境かんきょうEmbedded Studio[41]、RTOSのembOSと組くみ込こみソフトウェアにRISC-Vコアのサポートを追加ついかした[42]。
  • FPGAコアのインスタントSoCRISC-Vコア。C++で定義ていぎされたRISC-Vコアを含ふくむSystem On Chip。

開発かいはつ会社かいしゃ

[編集へんしゅう]
  • RISC-Vハードウェアの開発かいはつに特とく化かして設立せつりつされたSiFiveは、2017年ねんにリリースされたプロセッサモデルを持もっている[43][44]。これらには、Linuxなどの汎用はんようOSを実行じっこう可能かのうなクアッドコア、64ビット（RV64GC）のシステムオンチップ（SoC）が含ふくまれている[45]。
  • CloudBEARは、さまざまなアプリケーション向むけに独自どくじのRISC-Vコアを開発かいはつするプロセッサIP企業きぎょうである[46]。
  • Syntacore[47]はRISC-V Internationalの創設そうせつメンバーであり、最初さいしょの商用しょうようRISC-V IPベンダーの1社しゃである。2015年ねんからRISC-V IPファミリーの開発かいはつとライセンス供与きょうよを行おこなっている。2018年ねん現在げんざい、製品せいひんラインにはオープンソースのSCR1を含ふくむ8つの32コアと64ビットコアが含ふくまれている[48]。2016年ねんにはSyntacore IPをベースにした最初さいしょの商用しょうようSoCがデモされた[49]。

開発かいはつ中ちゅう

[編集へんしゅう]
  • ASTCは、組くみ込こみIC用ようのRISC-V CPUを開発かいはつした[50]。
  • Centre for Development of Advanced Computing, India(C-DAC)は、64ビットのアウトオブオーダーのクアッドコアRISC-Vプロセッサを開発かいはつしている[51]。
  • Cobham GaislerのNOEL-V 64ビット[52]。
  • ケンブリッジ大学けんぶりっじだいがくコンピューター研究所けんきゅうじょが、FreeBSDプロジェクトと共同きょうどうで、そのオペレーティングシステムを64ビットRISC-Vに移植いしょくし、ハードウェア・ソフトウェア研究けんきゅうプラットフォームとして使用しようしていると発表はっぴょうしている。
  • Esperanto Technologiesは、RISC-Vベースの高性能こうせいのうコア「ET-Maxion」、エネルギー効率こうりつの高たかいコア「ET-Minion」、グラフィックスプロセッサ「ET-Graphics」の3つのプロセッサを開発かいはつしていると発表はっぴょうした[53]。
  • チューリッヒ工科こうか大学だいがくとボローニャ大学だいがくは、エネルギー効率こうりつの高たかいIoTコンピューティングのための並列へいれつ超ちょう低てい電力でんりょく（PULP）プロジェクトの一環いっかんとして、オープンソースのRISC-V PULPinoプロセッサを共同きょうどう開発かいはつした[54]。
  • European Processor Initiative（EPI）、RISC-V Accelerator Stream。 [55][56]
  • インド工科こうか大学だいがくマドラス校こうは、IoT用ようの小型こがた32ビットCPUから、RapidIOやHybrid Memory Cube技術ぎじゅつをベースにしたサーバーファームなどの倉庫そうこ規模きぼのコンピュータ向むけに設計せっけいされた大だい規模きぼ64ビットCPUまで、6つの用途ようとに合あわせて6つのRISC-VオープンソースCPU設計せっけいを開発かいはつしている。
  • lowRISCは、64ビットのRISC-V ISAをベースにした完全かんぜんオープンソースのハードウェアSoCを実装じっそうする非ひ営利えいりプロジェクトである。
  • Nvidiaは、GeForceグラフィックスカードのFalconプロセッサを置おき換かえるためにRISC-Vを使用しようする計画けいかく[57]。
  • SiFiveは、同社どうしゃ初はつのRISC-Vアウトオブオーダー高性能こうせいのうCPUコア「U8シリーズプロセッサIP」を発表はっぴょうした[58]。

オープンソース

[編集へんしゅう]

以下いかのように多おおくのオープンソースのRISC-V CPUの設計せっけい（IP）がある。

表ひょう. オープンソースRISC-V IP
名称めいしょう 開発かいはつ者しゃ ISA 用途ようと 開発かいはつツール リンク
Rocket[59] バークレー RV64? 小型こがた/低てい消費しょうひ電力でんりょくの中なか間あいだ的てきコンピュータ Chisel [60]
BOOM バークレー RV64GC 個人こじん用よう、スパコン、倉庫そうこ規模きぼ Chisel [61]
Sodor[62] バークレー RV32? [63]
picorv32 Claire Wolf RV32IMC MCU Verilog [64]
scr1 Syntacore RV32IMC MCU Verilog [65]
PULPino チューリヒ工科こうか大学だいがく / ボローニャ大学だいがく RV32IMC/RV32IMFC MCU・DSPカスタム [66]
mmRISC-1 Munetomo Maruyama RV32IM[A][F]C MCU Verilog [67]

ソフトウェア

[編集へんしゅう]

新あたらしい命令めいれいセットの通常つうじょうの問題もんだいは、CPU設計せっけいとソフトウェアの不足ふそくであり、この2つの問題もんだいはその使つかいやすさを制限せいげんし、採用さいようを減少げんしょうさせる[12]。RISC-Vのソフトウェアには、ツールチェーン、オペレーティングシステム、ミドルウェア[vague]、設計せっけいソフトウェアなどがある。

新あたらしい命令めいれいセットを作つくる際さいに一般いっぱん的てきな問題もんだい点てんは、CPUの設計せっけいとソフトウェアが存在そんざいしないことである[要よう出典しゅってん]。

現在げんざい利用りよう可能かのうなRISC-Vソフトウェアのツールとしては以下いかが挙あげられる：

UEFI仕様しようv2.7のRISC-Vバインディングおよびtianocoreへのポートは、HPEのエンジニアによって完了かんりょうしており、アップストリームに反映はんえいされることが期待きたいされている。seL4マイクロカーネルのポートも存在そんざいする[68][69]。ウェブブラウザ上うえでRISC-V Linuxが動作どうさするシミュレータシステムがJavaScriptで書かかれている[70]。

OSサポート

[編集へんしゅう]

RISC-VではOSをサポートするために、ユーザーモード命令めいれいの仕様しようと汎用はんよう目的もくてきの特権とっけん命令めいれいセットの予備よび仕様しようが用意よういされている。OSのサポートはLinuxカーネル、FreeBSD、NetBSDに存在そんざいしているが、特権とっけんモード命令めいれいは2019年ねん3月がつ14日にち (2019-03-14)現在げんざいは標準ひょうじゅん化かされていない[71]ため、暫定ざんてい的てきな対応たいおうとなっている。RISC-Vアーキテクチャへの予備よびのFreeBSD移植いしょく版ばんは2016年ねん2月がつにアップストリームに反映はんえいされ、FreeBSD 11.0で公開こうかいされた[72][73]。Debianへのポート[74]およびFedoraへのポート[75]はすでに安定あんていしている。Das U-Bootへのポートが存在そんざいする[76]。

脚注きゃくちゅう

[編集へんしゅう]
  1. ^ a b c “History” (英語えいご). RISC-V International. 2023年ねん9月がつ29日にち閲覧えつらん。
  2. ^ "RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration" RISC-V International. About RISC-V. 2023-06-17閲覧えつらん.
  3. ^ “Insider's Computer Dictionary：ロード／ストア・アーキテクチャ とは？ - ＠IT”. atmarkit.itmedia.co.jp. 2024年ねん3月がつ29日にち閲覧えつらん。
  4. ^ “ロード・ストア命令めいれい - くみこみックス”. mix.kumikomi.net. 2024年ねん3月がつ29日にち閲覧えつらん。
  5. ^ Privileged ISA Specification - RISC-V International
  6. ^ a b c “Instruction Sets Should be Free”. U.C. Berkeley Technical Reports. Regents of the University of California. 15 November 2016閲覧えつらん。
  7. ^ Demerjian, C. (2013年ねん). “A long look at how ARM licenses chips: Part 1”. SemiAccurate. 21 July 2018閲覧えつらん。“How ARM licenses it’s IP for production: Part 2”. 21 July 2018閲覧えつらん。
  8. ^ a b c d “The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2”. University of California, Berkeley. 25 May 2017閲覧えつらん。
  9. ^ “Draft Privileged ISA Specification 1.9”. RISC- V. RISC-V Foundation. 30 August 2016閲覧えつらん。
  10. ^ Patterson, David A; Ditzel, David R. (October 1980). “The Case for the Reduced Instruction Set Computer”. ACM SIGARCH Computer Architecture News 8 (6): 25. doi:10.1145/641914.641917. http://dl.acm.org/citation.cfm?id=641917. 
  11. ^ “Amber ARM-compatible core”. OpenCores. OpenCores. 26 August 2014閲覧えつらん。
  12. ^ “ARM4U”. OpenCores. OpenCores. 26 August 2014閲覧えつらん。
  13. ^ Patterson, David A.; Sequin, Carlo H. (1981). “RISC I: A reduced instruction set VLSI computer”. ISCA: 443-458. 
  14. ^ Katevenis, Manolis G.H.; Sherburne, Jr., Robert W.; Patterson, David A. (August 1983). “The RISC II micro-architecture”. Proceedings VLSI 83 Conference. 
  15. ^ Ungar, David; Blau, Ricki; Foley, Peter; Samples, Dain; Patterson, David (1984). “Architecture of SOAR: Smalltalk on a RISC”. ISCA: 188–197. doi:10.1145/800015.808182. https://doi.org/10.1145/800015.808182. 
  16. ^ Lee, D.D.; Kong, S.I.; Hill, M.D.; Taylor, G.S.; Hodges, D.A.; Katz, R.H.; Patterson, D.A. (1989). “A VLSI chip set for a multiprocessor workstation. I. An RISC microprocessor with coprocessor interface and support for symbolic processing”. IEEE Journal of Solid-State Circuits 24 (6): 1688-1698. doi:10.1109/4.45007. https://doi.org/10.1109/4.45007 2023年ねん11月28日にち閲覧えつらん。. 
  17. ^ Finley, Klint. “Turing Prize Winners Paved Way to Smartphone Chips”. Wired.com. 21 March 2018閲覧えつらん。
  18. ^ “AndeStar Architecture”. Andes Technology. 19 July 2018閲覧えつらん。 “Andes is a founding member of the RISC-V Foundation”
  19. ^ “Google, Oracle and HP Join RISC-V”. EE Times. UBM. 11 February 2016閲覧えつらん。
  20. ^ “Members at a Glance”. riscv.org. January 2, 2018閲覧えつらん。
  21. ^ “グーグル、オラクル、HPEなどがRISCプロセッサのオープンな命令めいれいセットを開発かいはつする「RISC-V」参加さんかへ”. @IT. (2016年ねん1月がつ5日にち). https://atmarkit.itmedia.co.jp/ait/articles/1601/05/news090.html 2016年ねん10月がつ25日にち閲覧えつらん。 
  22. ^ “U.S.-based chip-tech group moving to Switzerland over trade curb fears” (英語えいご). Reuters. (2019年ねん11月25日にち). https://www.reuters.com/article/us-usa-china-semiconductors-insight-idUSKBN1XZ16L 2023年ねん1月がつ17日にち閲覧えつらん。 
  23. ^ “Branding Guidelines” (英語えいご). RISC-V International. 2023年ねん1月がつ17日にち閲覧えつらん。
  24. ^ “RISC-V Cores and SoC Overview”. RISC-V (25 September 2019). 5 October 2019閲覧えつらん。
  25. ^ “China's Alibaba is making a 16-core, 2.5 GHz RISC-V processor”. www.techspot.com. 2019年ねん7月がつ30日にち閲覧えつらん。
  26. ^ T-Head Semiconductor (2021年ねん10月がつ19日にち). “openc910”. GitHub. 2021年ねん10月がつ30日にち閲覧えつらん。
  27. ^ T-Head Semiconductor (2021年ねん10月がつ19日にち). “openc906”. GitHub. 2021年ねん10月がつ30日にち閲覧えつらん。
  28. ^ T-Head Semiconductor (2021年ねん10月がつ19日にち). “opene906”. GitHub. 2021年ねん10月がつ30日にち閲覧えつらん。
  29. ^ T-Head Semiconductor (2021年ねん10月がつ19日にち). “opene902”. GitHub. 2021年ねん10月がつ30日にち閲覧えつらん。
  30. ^ “Andes Technology”. RISC-V International. 2018年ねん7月がつ10日とおか閲覧えつらん。
  31. ^ Manners (23 November 2016). “Codasip and UltraSoC Combine on RISC-V”. Electronics Weekly. Metropolis International Group, Ltd.. 23 November 2016閲覧えつらん。
  32. ^ “GigaDevice Unveils The GD32V Series With RISC-V Core in a Brand New 32-bit General Purpose Microcontroller”. www.gigadevice.com. 2019年ねん8月がつ29日にち閲覧えつらん。
  33. ^ “Sipeed Longan Nano - RISC-V GD32VF103CBT6 Development Board” (英語えいご). www.seeedstudio.com. 2019年ねん8月がつ29日にち閲覧えつらん。
  34. ^ “GreenWaves GAP8 is a Low Power RISC-V IoT Processor Optimized for Artificial Intelligence Applications”. CNXSoft: Embedded Systems News (27 February 2018). 2018年ねん3月がつ4日にち閲覧えつらん。
  35. ^ Yoshida, Junko (2018年ねん2月がつ26日にち). “AI Comes to Sensing Devices”. EE Times. https://www.eetimes.com/document.asp?doc_id=1333003 2018年ねん7月がつ10日とおか閲覧えつらん。 
  36. ^ "GreenWaves Technologies Announces Availability of GAP8 Software Development Kit and GAPuino Development Board" (Press release). 22 May 2018.
  37. ^ Shilov. “Western Digital Reveals SweRV RISC-V Core, Cache Coherency over Ethernet Initiative”. www.anandtech.com. 2019年ねん5月がつ23日にち閲覧えつらん。
  38. ^ “Western Digital Releases SweRV RISC-V Core Source Code” (英語えいご). AB Open (2019年ねん1月がつ28日にち). 2019年ねん5月がつ21日にち時点じてんのオリジナルよりアーカイブ。2019年ねん10月がつ2日にち閲覧えつらん。
  39. ^ Cores-SweRV - GitHub
  40. ^ “SEGGER Adds Support for SiFive's Coreplex IP to Its Industry Leading J-Link Debug Probe”. 2017年ねん9月がつ19日にち閲覧えつらん。
  41. ^ “PR: SEGGER Embedded Studio supports RISC-V architecture”. 2017年ねん11月23日にち閲覧えつらん。
  42. ^ “PR: SEGGER presents RTOS, stacks, middleware for RISC-V”. 2017年ねん12月8日にち閲覧えつらん。
  43. ^ “HiFive1”. SiFive. 2018年ねん7月がつ10日とおか閲覧えつらん。
  44. ^ SiFive. “Hi-Five1: Open-source Arduino-Compatible Development Kit”. Crowd Supply. 2 December 2016閲覧えつらん。
  45. ^ “FU540 SoC CPU”. SiFive. 2018年ねん10月がつ24日にち閲覧えつらん。
  46. ^ “CloudBEAR”. 2018年ねん10月がつ16日にち閲覧えつらん。
  47. ^ “Syntacore”. 2018年ねん12月11日にち閲覧えつらん。
  48. ^ “SCR1, open-source RISC-V core”. 2018年ねん12月11日にち閲覧えつらん。
  49. ^ “RISC-V workshop proceedings” (11 December 2016). 2018年ねん12月11日にち閲覧えつらん。
  50. ^ "Re: [isa-dev] RISC V ISA for embedded systems" (Mailing list). 2016年ねん11月がつ10日とおか閲覧えつらん。
  51. ^ “C-DAC announces Tech Conclave 2019”. The Times of India. 2019年ねん4月がつ12日にち閲覧えつらん。
  52. ^ “NOEL-V Processor”. Cobham Gaisler. 14 January 2020閲覧えつらん。
  53. ^ “Esperanto exits stealth mode, aims at AI with a 4,096 core 7nm RISC-V monster”. wikichip.org (January 2018). 2 January 2018閲覧えつらん。
  54. ^ “PULPino GitHub project”. GitHub. 2 February 2018閲覧えつらん。
  55. ^ “Accelerator Stream”. European Processor Initiative (EPI). 22 February 2020閲覧えつらん。
  56. ^ Redmond (20 August 2019). “How the European Processor Initiative is Leveraging RISC-V for the Future of Supercomputing”. RISC-V International News. RISC-V International. 2020年ねん4月がつ9日にち閲覧えつらん。
  57. ^ Xie, Joe (July 2016). NVIDIA RISC V Evaluation Story. 4th RISC-V Workshop. Youtube.
  58. ^ Andrei Frumusanu (October 30, 2019). “SiFive Announces First RISC-V OoO CPU Core: The U8-Series Processor IP”. Anandtech. 2019年ねん11月14日にち閲覧えつらん。
  59. ^ スティーブンソンのロケットにちなんで命名めいめい
  60. ^ Asanović. “rocket-chip”. GitHub. RISC-V International. 11 November 2016閲覧えつらん。
  61. ^ Celio. “riscv-boom”. GitHub. Regents of the University of California. 29 March 2020閲覧えつらん。
  62. ^ 「きかんしゃトーマス」を題材だいざいにした童話どうわに出でてくる架空かくうの列車れっしゃの島しまに由来ゆらい
  63. ^ Celio. “ucb-bar/riscv-sodor”. github. Regents of the University of California. 25 October 2019閲覧えつらん。
  64. ^ Wolf. “picorv32”. GitHub. 27 February 2020閲覧えつらん。
  65. ^ “scr1”. GitHub. Syntacore. 13 January 2020閲覧えつらん。
  66. ^ Traber. “PULP: Parallel Ultra Low Power”. ETH Zurich, University of Bologna. 5 August 2016閲覧えつらん。
  67. ^ Maruyama, Munetomo (2023-05-11), mmRISC-1 : RISC-V RV32IMAFC Core for MCU, https://github.com/munetomo-maruyama/mmRISC-1 2023年ねん6月がつ28日にち閲覧えつらん。 
  68. ^ Almatary, Hesham. “RISC-V, seL4”. seL4 Documentation. Commonwealth Scientific and Industrial Research Organisation (CSIRO). 13 July 2018閲覧えつらん。
  69. ^ Almatary, Hesham. “heshamelmatary”. GitHub. 13 July 2018閲覧えつらん。
  70. ^ “[JavaScript ANGEL is a Javascript RISC-V ISA (RV64) Simulator that runs riscv-linux with BusyBox.]”. RISCV.org. 2019年ねん1月がつ17日にち閲覧えつらん。
  71. ^ Waterman, Andrew. “Draft Privileged ISA Specification 1.9”. RISC-V. RISC-V Foundation. 30 August 2016閲覧えつらん。
  72. ^ "FreeBSD Wiki: RISC-V".
  73. ^ "FreeBSD Foundation: Initial FreeBSD RISC-V Architecture Port Committed".
  74. ^ Montezelo, Manuel. “Debian GNU/Linux port for RISC-V 64”. Google Groups. Google. 19 July 2018閲覧えつらん。
  75. ^ “Architectures/RISC-V”. Fedora Wiki. Red Hat. 26 September 2016閲覧えつらん。
  76. ^ Begari, Padmarao. “U-Boot port on RISC-V 32-bit is available”. Google Groups. Microsemi. 15 February 2017閲覧えつらん。

公開こうかい資料しりょう、解説かいせつ書しょ

[編集へんしゅう]
  • RISC-V Publications
  • David Patterson & John Hennessy: "Computer Organization and Design (RISC-V Edition)", Morgan Kaufmann, ISBN 978-0128122754 (Apr. 27th, 2017).
  • David Patterson & Andrew Waterman: "RISC-V reader: an open architecture atlas", Strawberry Canyon, ISBN 978-0-9992491-1-6 (Sep. 10th, 2017).
  • John Hennessy & David Patterson: "Computer Architecture (6th Edition)", Morgan Kaufmann, ISBN 978-0128119051 (Dec, 7th, 2017).
  • デイビッド・パターソン、アンドリュー・ウォーターマン、成田なりた 光彰みつあき (訳わけ)：「RISC-V原典げんてん オープンアーキテクチャのススメ」、日経にっけいBP社しゃ、ISBN 978-4822292812（2018年ねん10月がつ18日にち）。

関連かんれん項目こうもく

[編集へんしゅう]

外部がいぶリンク

[編集へんしゅう]
CISC
過去かこ
現行げんこう
RISC
過去かこ
現行げんこう
メイン
アーキテクチャ
ファミリー
4ビット
8ビット
16ビット
32ビット
インタフェース
プログラミング
デバッグ
シミュレータ
関連かんれん項目こうもく
カテゴリ カテゴリ
スタブアイコン

この項目こうもくは、コンピュータに関連かんれんした書かきかけの項目こうもくです。この項目こうもくを加筆かひつ・訂正ていせいなどしてくださる協力きょうりょく者しゃを求もとめています（PJ:コンピュータ/P:コンピュータ）。

「https://ja.wikipedia.org/w/index.php?title=RISC-V&oldid=99994570」から取得しゅとく