(Translated by https://www.hiragana.jp/)
PCI Express - 维基百科,自由的百科全书 とべ转到内容ないよう

PCI Express

本页使用了标题或全文手工转换
维基百科ひゃっか自由じゆうてき百科ひゃっかぜん
PCI Express
PCI Express标志
英文えいぶんぜんPeripheral Component
Interconnect Express
发明2003ねん,​21ねんまえ​(2003
发明しゃ
阔度1-32
最多さいた连接1
带宽单通どう(x1)16つうどう(x16)连接,そう单工まい方向ほうこう
  • v. 1.x (2.5 GT/s):
    • 0.25 GB/s (x1)
    • 4.00 GB/s (x16)
  • v. 2.x (5 GT/s):
    • 0.50 GB/s (x1)
    • 8.00 GB/s (x16)
  • v. 3.x (8 GT/s):
    • 0.98 GB/s (x1)
    • 15.75 GB/s (x16)
  • v. 4.x (16 GT/s):
    • 1.97 GB/s (x1)
    • 31.51 GB/s (x16)
  • v. 5.x (32 GT/s):
    • 3.94 GB/s (x1)
    • 63.02 GB/s (x16)
  • v. 6.x (64 GT/s):
    • 7.56 GB/s (x1)
    • 121.00 GB/s (x16)
类别くしぎょう
热插拔支持しじ制式せいしき而定)
そとおけせっこう支持しじつう过 PCI Express OCuLink 外接がいせつ线,れいThunderbolt

Peripheral Component Interconnect Express,简称PCI-Eかんかた简称PCIe计算つくえ总线てきいち重要じゅうようぶんささえ,它沿ようすんでゆうてきPCI编程概念がいねん及信ごう标准,并且构建りょうさら高速こうそくてきくしゆき通信つうしんけい统标じゅん目前もくぜん这一标准ゆかりPCI-SIG组织制定せいてい维护。PCIe仅应よう于内互连。よし于PCIeもと于既ゆうてきPCIけい统,所以ゆえんただ需修あらため物理ぶつり而无须修あらため软件就可はた现有PCIけい统转换为PCIe。

PCIe拥有さらかいまとそくりつしょ以几乎取だいりょう以往いおう所有しょゆうてき内部ないぶ总线包括ほうかつAGPかずPCI)。现在えいとくAMDやめさいよう单芯へん组技术,だいはらゆうてきみなみきた方案ほうあん

じょ此之がい,PCIe设备のう支持しじ热拔插以及热交换特性とくせい目前もくぜん支持しじてき三种电压分别为+3.3V、3.3Vaux以及+12V。

こう虑到现在显卡こう耗的えき增加ぞうか,PCIe而后ざい规范ちゅう改善かいぜんりょう直接ちょくせつ从插そうちゅう电的こうりつげんせい,×16てき最大さいだい提供ていきょうこうりついち达到りょう75W[1]あい对于AGP 8Xせっこうゆうりょう很大てきひさげます

PCIe证了けんようせい支持しじPCIてき操作そうさけい统无需进ぎょうにんなん更改こうかいそく支持しじPCIe总线。这也给用户的ます级带らい方便ほうべんよし此可见,PCIe最大さいだいてき义在于它てき通用つうようせい仅可以让它用于南桥和其他设备てき连接,也可以延伸えんしんいたしんへん间的连接,甚至也可以用于连せっ图形处理,这样,せいI/Oけい统重しん统一おこりらいはたさら进一步简化计算机系统,增加ぞうか计算つくえてき移植いしょくせいかたぎ块化

历史

[编辑]

ざい2001ねんてき春季しゅんきえいとく尔开发者论坛(IDF)じょうIntel公布こうふだいPCI总线てきだいさんだいI/Oわざ术,しょう为“3GIO”。该总线的规范よしIntel支持しじてきAWG(Arapahoe Work Group)负责制定せいてい。2002ねん4がつ17にち,AWG正式せいしき宣布せんぷ3GIO 1.0规范草稿そうこう制定せいていかん毕,うつりPCI特殊とくしゅ兴趣组织(PCI-SIG)进行审核,2002ねん7がつ23にち经过审核きさき正式せいしき公布こうふ改名かいめい为“PCI Express”,并根すえ开发蓝图ざい2006ねん正式せいしき推出Spec 2.0(2.0规范)。[2][3]2019ねん5がつ28にち,PCI-SIGかんかた发布りょうPCIe 5.0てき1.0はんもと础规范,规范主要しゅようてい义了PCIe5.0てき构(architecture)、互联属性ぞくせい规范(interconnect attributes)、网络结构管理かんり(fabric management)以及编程せっこう(programming interface)とう内容ないよう[4]

PCI Express 总线性能せいのう[2][3]
版本はんぽん 推出 Line 编码 まいつうどう
传输りつ[i]
带宽(まい方向ほうこう[i]
x1 x2 x4 x8 x16
1.0 2003 NRZ 8b/10b 2.5 GT/s 0.250 GB/s 0.500 GB/s 1.000 GB/s 2.000 GB/s 4.000 GB/s
2.0 2007 5.0 GT/s 0.500 GB/s 1.000 GB/s 2.000 GB/s 4.000 GB/s 8.000 GB/s
3.0 2010 128b/130b 8.0 GT/s 0.985 GB/s 1.969 GB/s 3.938 GB/s 07.877 GB/s 15.754 GB/s
4.0 2017 16.0 GT/s 1.969 GB/s 3.938 GB/s 07.877 GB/s 15.754 GB/s 031.508 GB/s
5.0[5][6] 2019[7][8] 32.0 GT/s[ii] 3.938 GB/s 07.877 GB/s 15.754 GB/s 31.508 GB/s 63.015 GB/s
6.0 2021 PAM-4
FEC
1b/1b
242B/256B FLIT
64.0 GT/s
32.0 GBd
7.563 GB/s 15.125 GB/s 30.250 GB/s 60.500 GB/s 121.000 GB/s
7.0 2025
(预计)
128.0 GT/s
64.0 GBd
15.125 GB/s 30.250 GB/s 60.500 GB/s 121.000 GB/s 242.000 GB/s
  1. ^ 1.0 1.1 まいじょうどおりどう(lane)みやこただしぜんそうこうつうどう
  2. ^ 于技术可ぎょうせい最初さいしょ也考虑过25.0 GT/s

以PCIe 2.0为例,每秒まいびょう5GT(Gigatransfer)原始げんしすうすえ传输りつ,编码方式ほうしき为8b/10b(まい10个比とくただゆう8个有效ゆうこうすうすえ),そく有效ゆうこう带宽为4Gb/s = 500MByte/s。

PCI Expressあずか其他传输规格

[编辑]
PCI Express ×16插槽
PCI Express ×1插槽

PCIeてき规范主要しゅよう为了ひさげます电脑内部ないぶ所有しょゆう总线てき速度そくどいん带宽ゆう种不どう规格标准,其中PCIe ×16とく别为显卡しょ设计。AGPてき资料传输效率こうりつ最高さいこう为2.1GB/s,过对じょうPCIe ×16てき8GB/s,很明显的就分胜负,ただし8GB/sゆび资料传输てき理想りそう值,并不使用しようPCIeせっこうてき显卡,就能够有突飞もう进的性能せいのうひょう现,实际てき测试すうすえ并不かいゆう这么だいてき存在そんざい[9][10]

传输どおりみちすう あしPin总数 しゅせっこうPinすう 总长 しゅせっこう长度
x1 36 14 25 mm 7.65 mm
x4 64 42 39 mm 21.65 mm
x8 98 76 56 mm 38.65 mm
x16 164 142 89 mm 71.65 mm
规格 总线宽度 工作こうさくぬし 资料そくりつ
PCI 2.3 32 33/66 MHz 133/266 MB/s
PCI-X 1.0 64 66/100/133 MHz 533/800/1066 MB/s
PCI-X 2.0(DDR) 64 133 MHz 2.1 GB/s
PCI-X 2.0(QDR) 64 133 MHz 4.2 GB/s
AGP 2X 32 66 MHz *2=532 MB/s
AGP 4X 32 66 MHz *4=1.0 GB/s
AGP 8X 32 66 MHz *8=2.1 GB/s
PCI-E 1.0 X1 1とく 2.5 GHz 250 MB/s
PCI-E 1.0 X2 2とく 2.5 GHz 500 MB/s
PCI-E 1.0 X4 4 2.5 GHz 1 GB/s
PCI-E 1.0 X8 8 2.5 GHz 2 GB/s
PCI-E 1.0 X16 16 2.5 GHz 4 GB/s

计算公式こうしき:PCI-Eくしゆき总线带宽(MB/s) = くしゆき总线时钟频率(MHz)* くしゆき总线宽(bit/8 = B)* くしゆき总线かん线* 编码方式ほうしき* まい时钟传输几组すうすえ(cycle),れいそうこうPCI-E 1.0 X1,其带宽 = 2500*1/8*1*8/10*1*2=500 MB/s。

PCI Express 1.0总线频率2500 MHz,这是ざい100 MHzてきもとじゅん频率どおり锁相环荡器(Phase Lock Loop,PLL)达到てき。PCI-E 2.0总线频率从2.5GHzひさげだかいた5GHz,3.0则提だかいた8GHz,编码方式ほうしき变成128/130。

PCI Expressてきかたけん协议

[编辑]

PCIeてき连接建立こんりゅうざい一个单向的序列的(1-bit)てん对点连接もと础之じょう,这称つうどう(lane)。这いちてんじょうPCIe连接あずか早期そうきPCI连接形成けいせい鲜明对比,PCI连接もと于总线控せい所有しょゆう设备どもとおるそうこう32并行总线。PCIe一个多层协议,よしごと务层,すうすえ交换层和物理ぶつり层构なり物理ぶつり层又进一步分为逻辑子层和电气子层。逻辑层又可分かぶん为物理代りよ码子层(PCS)かずかい质接にゅうひかえせい层(MAC)。这些术语借用しゃくよう IEEE 802 网络协议模型もけい。PCIeどおりASPMえいActive State Power Management协议进行电源管理かんり

物理ぶつり

[编辑]
かくしき不同ふどうてきPCI Express插槽(よしじょう而下:x4, x16, x1,あずかx16),あい较于传统てき32-bit PCI插槽(さい下方かほう),于DFIてきLanParty nF4 Ultra-Dつくえばん

使用しよう电力方面ほうめんまい组流すい线使用しよう两个单向てきてい电压差分さぶん信号しんごう(LVDS)ごう计达到2.5 Gbit/s。传送及接收せっしゅう同数どうすうすえかい使用しよう不同ふどうてき传输どおりどうまい一通道可运作四项资料。两个PCIe设备间的连接なり为“链接”,这形成けいせい1组或さらてき传输どおりどうかく个设备最しょう支持しじ1传输どおりどう(x1)てき链接。也可以有2,4,8,16,32个通どうてき链接。这可以更このみてき提供ていきょうそうこうけんようせい(x2しきしょうよう于内せっこう而非插槽しき)。PCIe卡能使用しようざいいたりしょうあずかこれ传输どおりどう相当そうとうてき插槽じょうれい如x1せっこうてき卡也のう工作こうさくざいx4あるx16てき插槽じょう)。一个支持较多传输通道的插槽可以建立较少的传输通道(れい如8个通どうてき插槽のう支持しじ1个通どう)。PCIe设备间的链接しょう使用しよう两设备中较少どおりどうすうてきさく为标じゅんいち支持しじ较多どおりどうてき设备不能ふのうざい支持しじ较少どおりどうてき插槽じょう正常せいじょう工作こうさくれい如x4せっこうてき不能ふのうざいx1てき插槽じょう正常せいじょう工作こうさく(插不いれ),ただし它能ざいx4てき插槽じょうただ建立こんりゅう1个传输通どう(x1)。PCIe卡能ざいどう一数据传输通道内传输包括中断在内的全部控制信息。这也方便ほうべんあずかPCIてきけんよう传输どおり道上どうじょうてきすうすえ传输さい交叉こうさ访问,这意味いみ连续交叉こうさ访问ざい不同ふどうてきどおりどうじょう。这一特性被称之为“かずすえじょう纹”,需要じゅよう非常ひじょう复杂てきかたけん支持しじ连续すうすえてきどう访问,也对链接てきすうすえ吞吐りょう要求ようきゅう极高。よし于数すえはまたかしてき需求,すうすえ交叉こうさ访问需要じゅよう缩小すうすえつつみあずか其它高速こうそくすう传输协议いち样,时钟しんいき必须嵌入かんにゅう信号しんごうちゅうざい物理ぶつり层上,PCIeさいようつね见的8B/10Bだい码方しきらい确保连续てき10くし长度符合ふごう标准,这样接收せっしゅうはしかい误读。编码方案ほうあんよう10编码とく代替だいたい8个未编码とくらい传输すうすえうらないよう20%てき总带宽。いたりょうPCIe 3.0,さいよう128B/130Bだい码方しき,仅占よう1.538%てき总带宽。ゆう些协议(如SONET使用しよう另外てき编码结构如“规则”ざいすうすえりゅうちゅう嵌入かんにゅう时钟しんいき。PCIeてき特性とくせい也定义一种“规则てき运算方法ほうほうただし这种方法ほうほうあずかSONET完全かんぜん不同ふどう,它的方法ほうほう主要しゅようようらい避免すうすえ传输过程ちゅうてきすうすえじゅう复而现数すえしゃだいいちだいPCIeさいよう2.5GT/s单信ごう传输りつ,PCI-SIG计划ざい未来みらい版本はんぽんちゅう增强ぞうきょういた5~10GT/s。

かずすえ链路层

[编辑]

かずすえ链路层采よう按序てき交换层信いきつつみ(Transaction Layer Packets,TLPs),よし交换层生成せいせい,按32循环冗余こう码(CRC,ほん文中ぶんちゅうようLCRC)进行すうすえ护,さいよう著名ちょめいてき协议(Ack and Nak signaling)てきしんいきつつみ。TLPsのうどおり过LCRCこう验和连续せいこう验的しょう为Ack(命令めいれいせい确应こたえ);ぼつゆうどおり过校验的しょう为Nak(ぼつゆう应答)。ぼつゆう应答てきTLPsあるものとうまちちょう时的TLPsかいじゅうしん传输。这些内容ないようそん储在すうすえ链路层的缓存ない。这样以确TLPsてき传输受电噪音扰。PCIe对于ACKゆうしょ规范,ざいおさむいたTLPすうすえつつみきさきざい一定时间内必须回应ACK,也就ACKのべ迟(ACK Latency)てきとうまち时间。よし应ACK/NAKりゅうほどてき需要じゅよう,必须实现じゅうしん播送缓冲(Replay Buffer)。

TLPsじょうSequence number以及16 とく CRC きさきつつみ裹成为数すえ链路层信いきつつみ(Data Link Layer Packet,DLLP),じょりょう资料传递がい,交握信号しんごうACKNAK信号しんごうまたつつみ裹在しんいきつつみちゅう发送,じょ此之がい也用らい传送两个互连设备てき交换层之间的りゅうひかえせいしんいき实现电源管理かんりこうのう

こと务层

[编辑]

PCI Expressさいようぶん离交换(かずすえひさげ交和应答ざい时间上分かみぶん离),证传输通どうざい标端设备とうまち发送かい应信いき传送其它すうすえしんじいき

PCI Expressさいようしんせいりゅうひかえせい。这一しき,一个设备广播它可接收缓存的初始可信信号量。链接另一方的设备会在发送数据时统计每一发送的TLPしょうらないようてきしん信号しんごうりょうちょくいたり达到接收せっしゅう端初たんしょはじめしん信号しんごう最高さいこう值。接收せっしゅうはしざい处理かん毕缓そんちゅうてきTLPきさき,它会回送かいそう发送はし一个比初始值更大的可信信号量。しん信号しんごう统计じょうせいてき标准计数そう于其方法ほうほう,如基于握手あくしゅてき传输协议,这一しきてき优势ざい于可しん信号しんごうてきかい传反应时间不かいかげ响系统性能せいのういん为如はて双方そうほう设备てき缓存あし够大,かい现达いたしん信号しんごう最高さいこう值的じょう况,这样发送すうすえかいとま顿。

だいいちだいPCIe标称支持しじごと传输どおりどう单向每秒まいびょう250 MBてきすうすえ传输りつ。这一数字是根据物理信号率2500 Mbit/sじょ以编码率(10まい节)计算而得。这意味いみいち个16つうどう(x16)てきPCIe卡理论上以达到单向250*16=4000 MB/s(3.7 GB/s)。实际てき传输りつようすえすうすえ有效ゆうこう载荷りつそく赖于すうすえてき本身ほんみ特性とくせい,这是よしさらだか层(软件)应用ほどじょちゅう间协议层决定。

PCI Expressあずか其它高速こうそく序列じょれつ连接けい相似そうじ,它依赖于传输てき强健きょうけんせいCRCこうACK)。长时间连续的单向すうすえ传输(如高速こうそくそん储设备)以达到>95%てきPCIeどおりみちすうすえ传输利用りようりつ。这样てき传输受益じゅえき增加ぞうかてき传输どおりどう(x2, x4 とう)。ただしだい多数たすう应用ほどじょ如USBある以太网控せいかい传输内容ないよう拆成しょうてきすうすえつつめどう时还かい强制きょうせいじょう确认信号しんごう。这类すうすえ传输よし于增加数かすうすえつつみてき解析かいせき强制きょうせい中断ちゅうだんくだてい传输どおりどうてき效率こうりつさく为一个在同一个印刷电路板(PCB)设备间的通信つうしん协议,它不需要じゅよう达到其他远距离通信つうしん协议要求ようきゅうてきだかすうすえ传输错误ようにん,而且,这种效率こうりつてきくだてい并非ただ现在PCIeじょう

引脚

[编辑]

下表かひょうれつざい边缘连接じょうてきPCI Express卡两侧的导线。ざい印刷いんさつ电路ばん(PCB)てき焊接侧为A侧,并且组件侧的B侧。[11]PRSNT1# かずPRSNT2# 引脚必须其余ややたん,以确插入そうにゅう卡完ぜん插入そうにゅう。该WAKE# 引脚さいようぜん电压唤醒计算つくえただし必须ひしげだか从备よう电源,以表明ひょうめい该卡是能これよし够唤醒。[12]

PCI Express连接引脚(×1,×4,×8,×16てき变体)
引脚 B侧 A侧 描述 引脚 B侧 A侧 描述
1 +12 V PRSNT1# 必须连接いたさい远PRSNT2# 引脚 50 HSOp (8) Reserved つうどう8传输すうすえ,+
2 +12 V +12 V 51 HSOn (8) Ground
3 +12 V +12 V 52 Ground HSIp (8) つうどう8接收せっしゅうすうすえ,+
4 Ground Ground 53 Ground HSIn (8)
5 SMCLK TCK SMBusJTAGはしこう引脚 54 HSOp (9) Ground つうどう9传输すうすえ,+
6 SMDAT TDI 55 HSOn (9) Ground
7 Ground TDO 56 Ground HSIp (9) つうどう9接收せっしゅうすうすえ,+
8 +3.3 V TMS 57 Ground HSIn (9)
9 TRST# +3.3 V 58 HSOp (10) Ground つうどう10传输すうすえ,+
10 +3.3 V aux +3.3 V 备用电源 59 HSOn (10) Ground
11 WAKE# PERST# 链接げきかつ基本きほん复位 60 Ground HSIp (10) つうどう10接收せっしゅうすうすえ,+
Key notch 61 Ground HSIn (10)
12 CLKREQ# Ground 要求ようきゅう运行てき时钟 62 HSOp (11) Ground つうどう11传输すうすえ,+
13 Ground REFCLK+ 参考さんこう时钟差分さぶん 63 HSOn (11) Ground
14 HSOp (0) REFCLK− 64 Ground HSIp (11) つうどう11接收せっしゅうすうすえ,+
15 HSOn (0) Ground 65 Ground HSIn (11)
16 Ground HSIp (0) つうどう0接收せっしゅうすうすえ,+ 66 HSOp (12) Ground つうどう12传输すうすえ,+
17 PRSNT2# HSIn (0) 67 HSOn (12) Ground
18 Ground Ground 68 Ground HSIp (12) つうどう12接收せっしゅうすうすえ,+
PCI Express ×1卡于引脚18结束 69 Ground HSIn (12)
19 HSOp (1) Reserved つうどう1传输すうすえ,+ 70 HSOp (13) Ground つうどう13传输すうすえ,+
20 HSOn (1) Ground 71 HSOn (13) Ground
21 Ground HSIp (1) つうどう1接收せっしゅうすうすえ,+ 72 Ground HSIp (13) つうどう13接收せっしゅうすうすえ,+
22 Ground HSIn (1) 73 Ground HSIn (13)
23 HSOp (2) Ground つうどう2传输すうすえ,+ 74 HSOp (14) Ground つうどう14传输すうすえ,+
24 HSOn (2) Ground 75 HSOn (14) Ground
25 Ground HSIp (2) つうどう2接收せっしゅうすうすえ,+ 76 Ground HSIp (14) つうどう14接收せっしゅうすうすえ,+
26 Ground HSIn (2) 77 Ground HSIn (14)
27 HSOp (3) Ground つうどう3传输すうすえ,+ 78 HSOp (15) Ground つうどう15传输すうすえ,+
28 HSOn (3) Ground 79 HSOn (15) Ground
29 Ground HSIp (3) つうどう3接收せっしゅうすうすえ,+ 80 Ground HSIp (15) つうどう15接收せっしゅうすうすえ,+
30 Reserved HSIn (3) 81 PRSNT2# HSIn (15)
31 PRSNT2# Ground 82 Reserved Ground
32 Ground Reserved
PCI Express ×4卡于引脚32结束
33 HSOp (4) Reserved つうどう4传输すうすえ,+
34 HSOn (4) Ground
35 Ground HSIp (4) つうどう4接收せっしゅうすうすえ,+
36 Ground HSIn (4)
37 HSOp (5) Ground つうどう5传输すうすえ,+
38 HSOn (5) Ground
39 Ground HSIp (5) つうどう5接收せっしゅうすうすえ,+
40 Ground HSIn (5)
41 HSOp (6) Ground つうどう6传输すうすえ,+
42 HSOn (6) Ground
43 Ground HSIp (6) つうどう6接收せっしゅうすうすえ,+ 图例
44 Ground HSIn (6) 接地せっち引脚 れい电压もとじゅん
45 HSOp (7) Ground つうどう7传输すうすえ,+ 电源引脚 为PCIe卡供电
46 HSOn (7) Ground 输出引脚 从PCIe卡到ぬしいたてき信号しんごう
47 Ground HSIp (7) つうどう7接收せっしゅうすうすえ,+ 输入引脚 从主ばんいたPCIe卡的信号しんごう
48 PRSNT2# HSIn (7) 极开 ひしげいたりてい电平あるかん应到个卡
49 Ground Ground 检测引脚 卡连せっざい一起かずき
PCI Express ×8卡于引脚49结束 备用 目前もくぜんぼつゆう使用しよう连接

制式せいしき标准

[编辑]
ゆうRS-232せっこうてきPCIe x1卡
  • はんだか
  • Mini PCIeよう代替だいたいMini PCI卡(支持しじx1 PCIe、USB 2.0SMBus总线せっこう)。
  • ExpressCard:类似PC卡せっこう标准(支持しじx1 PCIe、USB 2.0/3.0、热插拔)。
  • PCI Express ExpressModule:支持しじ热插拔的せっこう标准,よう于服务器工作こうさく站上。
  • XMC:类似CMCPMCせっこう标准(支持しじx4 PCIeあるくしぎょうRapidI/O)。
  • AdvancedTCAよう代替だいたいCompact PCI卡,支持しじくしぎょうばんつぶせ扑结构基础。
  • AMC:AdvancedTCA规范てき补充,支持しじ处理I/Oかたぎ块在ATCAばんじょう(x1、x2、x4あるx8 PCIe)。
  • PCI Expressがいおけせっ线[13]
  • Mobile PCI Express Module(MXM)えい伟达ところ发明てき图形块规范。
  • Advanced eXpress I/O Module(AXIOM)图形块,ゆかりATI认可。
  • Thunderbolt
  • M.2
  • U.2

竞争协议

[编辑]

もと于高そく序列じょれつ构架产生りょう很多传输标准,包括ほうかつHyperTransportInfiniBandRapidIOStarFabricひとしひとし。这些标准ひとしゆう业界てき不同ふどうくわだて支持しじきさき也都ゆう大量たいりょうてき资金投入とうにゅう标准てき研究けんきゅう开发,所以ゆえんごと一标准都声称自己与众不同,独占どくせん优势。主要しゅようてき异在于可扩展せい、灵活せいあずかはん应时间、单位成本なりもとてきしゃ平衡へいこうかくあいどう。其中てきいち个例ざい传输つつみじょう增加ぞうか一个复杂的头信息以支持复杂路由传输(PCI Express支持しじ这种方式ほうしき)。这样てきしんいき增加ぞうかくだていりょうせっこうてき有效ゆうこう带宽也使传输さら复杂,ただししょう应创づくりりょうしんてき软件支持しじ此功のう。这种构下需要じゅよう软件つい踪网络拓扑结构的变化以实现系统支持しじ热插拔。InfiniBandStarFabric标准そくのう实现这一こうのう。另一个例子是缩小信息包以减少反应时间。较小てきしんいきつつみ意味いみつつみ头占ようりょうつつみてきさらだい百分比ひゃくぶんひ,这样またくだていりょう有效ゆうこう带宽。のう实现此功のうてき标准RapidIOHyperTransport。PCI Express中庸ちゅうようみち定位ていい于设计成いちけい统互连接こう而非一种设备接口或路由网络协议。另外为了针对软件透明とうめい,它的设计标限せいりょう它作为协议,也在ぼう程度ていどじょう增加ぞうかりょう它的はん应时间。

应用あずか前景ぜんけい

[编辑]
わざよしみGV-NX62TC256D8显卡,さいようPCI Express x16插槽

ざい2005ねん,PCIeやめきん乎成为新てき个人电脑しゅいた标准。关于此有しょう评论,ただしさい基本きほんてき原因げんいん它对于软件开发しゃ完全かんぜん透明とうめい——为PCIしょ设计てき操作そうさけい统可以不做任なんだい码修あらためらい启动PCIe设备。其二そのじ,它能增强ぞうきょうけい性能せいのう,还有きょう有力ゆうりょくてきひんぱい认知。かく类网卡、こえ卡、显卡,以及とうしたてきNVMeかた态盘使用しようりょうPCIe标准。下面かめん为主りゅうてき使用しようPCIe てきそと设产ひん

显卡

[编辑]

だい部分ぶぶん新型しんがたてきAMDあるNVIDIA显卡使用しようPCIe标准。NVIDIAざい它新开发てきSLIうえさいようPCIeてき高速こうそくすうすえ传输,这使とく两块しょうどうしんへん显卡どう工作こうさくいちだい电脑うえ。AMD公司こうし也基于PCIe开发いち种两个GPU一同运作的技术,しょうCrossFire

かた

[编辑]

とうした主流しゅりゅうてきかた态硬盘接こうゆうM.2U.2、PCIe、SATASATA ExpressSASひとし。M.2U.2选PCIeせっこう[14]NVMe协议目前もくぜん最高さいこうこうてきPCIe SSD协议标准。

参考さんこう文献ぶんけん

[编辑]
  1. ^ Desktop Boards—Some PCI Express* Graphics cards require extra power. 2004-06-03 [2010-11-12]. (原始げんし内容ないようそん于2010-07-22). 25W-75W graphics cards are powered through the desktop board's PCI Express x16 connector 
  2. ^ 2.0 2.1 PCI Express 4.0 Frequently Asked Questions. pcisig.com. PCI-SIG. [2014-05-18]. (原始げんし内容ないようそん于2014-05-18). 
  3. ^ 3.0 3.1 PCI Express 3.0 Frequently Asked Questions. pcisig.com. PCI-SIG. [2014-05-01]. (原始げんし内容ないようそん于2014-02-01). 
  4. ^ PCI-SIGかん通信つうしんせっこう规范. (原始げんし内容ないようそん于2019-07-02). 
  5. ^ PCIe 4.0 Heads to Fab, 5.0 to Lab. EE Times. 2016-06-26 [2016-08-27]. (原始げんし内容ないようそん档于2016-08-28). 
  6. ^ Archived copy. [2016-08-18]. (原始げんし内容ないようそん于2016-08-19). 
  7. ^ https://www.tomshardware.com/news/pci-sig-releases-final-pcie-5-spec,39521.html
  8. ^ Doubling Bandwidth in Under Two Years: PCI Express® Base Specification Revision 5.0, Version 0.9 is Now Available to Members. pcisig.com. [2018-12-12]. (原始げんし内容ないようそん于2018-12-23) えい语). 
  9. ^ Mechanical Drawing for PCI Express Connector. [2007-12-07]. (原始げんし内容ないようそん档于2007-12-08). 
  10. ^ FCi schematic for PCIe connectors (PDF). [2007-12-07]. [永久えいきゅう失效しっこう链接]
  11. ^ What is the A side, B side configuration of PCI cards. Frequently Asked Questions. Adex Electronics. 1998 [Oct 24, 2011]. (原始げんし内容ないようそん档于2011-11-02). 
  12. ^ PCI Express Card Electromechanical Specification Revision 2.0 
  13. ^ PCI Express External Cabling 1.0 Specification. [2007-02-09]. (原始げんし内容ないようそん于2007-02-10). 
  14. ^ そん副本ふくほん. [2019-07-22]. (原始げんし内容ないようそん于2019-07-22). 

まいり

[编辑]