本 ほん 条目 じょうもく 存在 そんざい 以下 いか 问题,请协
助 すけ 改善 かいぜん 本 ほん 条目 じょうもく 或 ある 在 ざい 讨论页 针对议题发表
看 み 法 ほう 。
此条目 め 需要 じゅよう 更新 こうしん 。 (2022年 ねん 6月 がつ 22日 にち ) 请更新 しん 本文 ほんぶん 以反映 はんえい 近 きん 况和新 しん 增 ぞう 内容 ないよう 。完成 かんせい 修 おさむ 改 あらため 后 きさき 请移除 じょ 本 ほん 模 も 板 ばん 。
PCI Express PCI Express标志
英文 えいぶん 全 ぜん 名 な Peripheral Component Interconnect Express 发明日 び 期 き 2003年 ねん ,21年 ねん 前 まえ (2003 ) 发明者 しゃ 阔度 1-32 最多 さいた 连接1 带宽 单通道 どう (x1)和 わ 16通 つう 道 どう (x16)连接,双 そう 单工 ,每 まい 个方向 ほうこう :v. 1.x (2.5 GT /s): 0.25 GB/s (x1) 4.00 GB/s (x16) v. 2.x (5 GT/s): 0.50 GB/s (x1) 8.00 GB/s (x16) v. 3.x (8 GT/s): 0.98 GB/s (x1) 15.75 GB/s (x16) v. 4.x (16 GT/s): 1.97 GB/s (x1) 31.51 GB/s (x16) v. 5.x (32 GT/s): 3.94 GB/s (x1) 63.02 GB/s (x16) v. 6.x (64 GT/s): 7.56 GB/s (x1) 121.00 GB/s (x16) 类别 串 くし 行 ぎょう 热插拔 支持 しじ (依 よ 制式 せいしき 而定)外 そと 置 おけ 接 せっ 口 こう 支持 しじ ,通 つう 过 PCI Express OCuLink 和 わ 外接 がいせつ 线,例 れい 如 Thunderbolt
Peripheral Component Interconnect Express ,简称PCI-E ,官 かん 方 かた 简称PCIe ,是 ぜ 电脑总线 的 てき 一 いち 个重要 じゅうよう 分 ぶん 支 ささえ ,它沿用 よう 既 すんで 有 ゆう 的 てき PCI编程概念 がいねん 及信号 ごう 标准,并且构建了 りょう 更 さら 加 か 高速 こうそく 的 てき 串 くし 行 ゆき 通信 つうしん 系 けい 统标准 じゅん 。目前 もくぜん 这一标准由 ゆかり PCI-SIG 组织制定 せいてい 和 わ 维护。PCIe仅应用 よう 于内部 ぶ 互连。由 よし 于PCIe是 ぜ 基 もと 于既有 ゆう 的 てき PCI 系 けい 统,所以 ゆえん 只 ただ 需修改 あらため 物理 ぶつり 层 而无须修改 あらため 软件就可将 はた 现有PCI系 けい 统转换为PCIe。
PCIe拥有更 さら 快 かい 的 まと 速 そく 率 りつ ,所 しょ 以几乎取代 だい 了 りょう 以往 いおう 所有 しょゆう 的 てき 内部 ないぶ 总线 (包括 ほうかつ AGP 和 かず PCI)。现在英 えい 特 とく 尔和 わ AMD 已 やめ 采 さい 用 よう 单晶片 へん 组技术,取 と 代 だい 原 はら 有 ゆう 的 てき 南 みなみ 桥和 わ 北 きた 桥方案 ほうあん 。
除 じょ 此之外 がい ,PCIe装置 そうち 能 のう 够支持 しじ 热拔插 以及热交换 特性 とくせい ,目前 もくぜん 支持 しじ 的 てき 三种电压分别为+3.3V、3.3Vaux以及+12V。
考 こう 虑到现在显卡 功 こう 耗的日 び 益 えき 增加 ぞうか ,PCIe而后在 ざい 规范中 ちゅう 改善 かいぜん 了 りょう 直接 ちょくせつ 从插槽 そう 中 ちゅう 取 と 电的功 こう 率 りつ 限 げん 制 せい ,×16的 てき 最大 さいだい 提供 ていきょう 功 こう 率 りつ 一 いち 度 ど 达到了 りょう 75W[ 1] ,相 あい 对于AGP 8X接 せっ 口 こう 有 ゆう 了 りょう 很大的 てき 提 ひさげ 升 ます 。
PCIe保 ほ 证了兼 けん 容 よう 性 せい ,支持 しじ PCI的 てき 操作 そうさ 系 けい 统无需进行 ぎょう 任 にん 何 なん 更改 こうかい 即 そく 可 か 支持 しじ PCIe总线。这也给用户的升 ます 级带来 らい 方便 ほうべん 。由 よし 此可见,PCIe最大 さいだい 的 てき 意 い 义在于它的 てき 通用 つうよう 性 せい ,不 ふ 仅可以让它用于南桥和其他装置 そうち 的 てき 连接,也可以延伸 えんしん 到 いた 晶 あきら 片 かた 组 间的连接,甚至也可以用于连接 せっ 图形处理器 き ,这样,整 せい 个I/O 系 けい 统重新 しん 统一起 おこり 来 らい ,将 はた 更 さら 进一步简化电脑系统,增加 ぞうか 电脑的 てき 可 か 移植 いしょく 性 せい 和 わ 模 かたぎ 块化 。
在 ざい 2001年 ねん 的 てき 春季 しゅんき 英 えい 特 とく 尔开发者论坛 (IDF)上 じょう Intel公布 こうふ 取 と 代 だい PCI总线的 てき 第 だい 三 さん 代 だい I/O技 わざ 术,被 ひ 称 しょう 为“3GIO ”。该总线的规范由 よし Intel支持 しじ 的 てき AWG (Arapahoe Work Group)负责制定 せいてい 。2002年 ねん 4月 がつ 17日 にち ,AWG正式 せいしき 宣布 せんぷ 3GIO 1.0规范草稿 そうこう 制定 せいてい 完 かん 毕,移 うつり 交PCI特殊 とくしゅ 兴趣组织 (PCI-SIG)进行审核,2002年 ねん 7月 がつ 23日 にち 经过审核后 きさき 正式 せいしき 公布 こうふ ,改名 かいめい 为“PCI Express”,并根据 すえ 开发蓝图在 ざい 2006年 ねん 正式 せいしき 推出Spec 2.0(2.0规范)。[ 2] [ 3] 2019年 ねん 5月 がつ 28日 にち ,PCI-SIG官 かん 方 かた 发布了 りょう PCIe 5.0的 てき 1.0版 はん 基 もと 础规范,规范主要 しゅよう 定 てい 义了PCIe5.0的 てき 架 か 构(architecture)、互联属性 ぞくせい 规范(interconnect attributes)、网络结构管理 かんり (fabric management)以及编程接 せっ 口 こう (programming interface)等 とう 内容 ないよう [ 4] 。
PCI Express 总线性能 せいのう [ 2] [ 3]
版本 はんぽん
推出
Line 编码
每 まい 通 つう 道 どう 传输率 りつ [ i]
带宽(每 まい 个方向 ほうこう )[ i]
x1
x2
x4
x8
x16
1.0
2003
NRZ
8b/10b
2.5 GT /s
0.250 GB /s
0.500 GB/s
1.000 GB/s
2.000 GB/s
4.000 GB/s
2.0
2007
5.0 GT/s
0.500 GB/s
1.000 GB/s
2.000 GB/s
4.000 GB/s
8.000 GB/s
3.0
2010
128b/130b
8.0 GT/s
0.985 GB/s
1.969 GB/s
3.938 GB/s
0 7.877 GB/s
15.754 GB/s
4.0
2017
16.0 GT/s
1.969 GB/s
3.938 GB/s
0 7.877 GB/s
15.754 GB/s
0 31.508 GB/s
5.0[ 5] [ 6]
2019[ 7] [ 8]
32.0 GT/s [ ii]
3.938 GB/s
0 7.877 GB/s
15.754 GB/s
31.508 GB/s
63.015 GB/s
6.0
2021
PAM-4 FEC
1b/1b 242B/256B FLIT
64.0 GT/s 32.0 GBd
7.563 GB/s
15.125 GB/s
30.250 GB/s
60.500 GB/s
121.000 GB/s
7.0
2025 (预计)
128.0 GT/s 64.0 GBd
15.125 GB/s
30.250 GB/s
60.500 GB/s
121.000 GB/s
242.000 GB/s
^ 1.0 1.1 每 まい 条 じょう 通 どおり 道 どう (lane)都 みやこ 是 ただし 全 ぜん 双 そう 工 こう 通 つう 道 どう 。
^ 出 で 于技术可行 ぎょう 性 せい ,最初 さいしょ 也考虑过25.0 GT/s
以PCIe 2.0为例,每秒 まいびょう 5GT(Gigatransfer)原始 げんし 数 すう 据 すえ 传输率 りつ ,编码方式 ほうしき 为8b/10b(每 まい 10个位元 もと 只 ただ 有 ゆう 8个有效 ゆうこう 数 すう 据 すえ ),即 そく 有效 ゆうこう 带宽为4Gb/s = 500MByte/s。
PCI Express与 あずか 其他传输规格比 ひ 较[ 编辑 ]
PCI Express ×16插槽
PCI Express ×1插槽
PCIe的 てき 规范主要 しゅよう 是 ぜ 为了提 ひさげ 升 ます 电脑内部 ないぶ 所有 しょゆう 总线的 てき 速度 そくど ,因 いん 此带宽 有 ゆう 多 た 种不同 どう 规格标准,其中PCIe ×16是 ぜ 特 とく 别为显卡所 しょ 设计。AGP的 てき 资料传输效率 こうりつ 最高 さいこう 为2.1GB/s,不 ふ 过对上 じょう PCIe ×16的 てき 8GB/s,很明显的就分出 で 胜负,但 ただし 8GB/s是 ぜ 指 ゆび 资料传输的 てき 理想 りそう 值,并不是 ぜ 使用 しよう PCIe接 せっ 口 こう 的 てき 显卡,就能够有突飞猛 もう 进的性能 せいのう 表 ひょう 现,实际的 てき 测试数 すう 据 すえ 并不会 かい 有 ゆう 这么大 だい 的 てき 差 さ 异存在 そんざい 。
[ 9] [ 10]
传输通 どおり 道 みち 数 すう
脚 あし Pin总数
主 しゅ 接 せっ 口 こう 区 く Pin数 すう
总长 度 ど
主 しゅ 接 せっ 口 こう 区 く 长度
x1
36
14
25 mm
7.65 mm
x4
64
42
39 mm
21.65 mm
x8
98
76
56 mm
38.65 mm
x16
164
142
89 mm
71.65 mm
规格
总线宽度
工作 こうさく 时脉
资料速 そく 率 りつ
PCI 2.3
32位 い
33/66 MHz
133/266 MB/s
PCI-X 1.0
64位 い
66/100/133 MHz
533/800/1066 MB/s
PCI-X 2.0(DDR)
64位 い
133 MHz
2.1 GB/s
PCI-X 2.0(QDR)
64位 い
133 MHz
4.2 GB/s
AGP 2X
32位 い
66 MHz
*2=532 MB/s
AGP 4X
32位 い
66 MHz
*4=1.0 GB/s
AGP 8X
32位 い
66 MHz
*8=2.1 GB/s
PCI-E 1.0 X1
1位 い 元 もと
2.5 GHz
250 MB/s
PCI-E 1.0 X2
2位 い 元 もと
2.5 GHz
500 MB/s
PCI-E 1.0 X4
4位 い
2.5 GHz
1 GB/s
PCI-E 1.0 X8
8位 い
2.5 GHz
2 GB/s
PCI-E 1.0 X16
16位 い
2.5 GHz
4 GB/s
计算公式 こうしき :PCI-E串 くし 行 ゆき 总线带宽(MB/s) = 串 くし 行 ゆき 总线时钟频率(MHz)* 串 くし 行 ゆき 总线位 い 宽(bit/8 = B)* 串 くし 行 ゆき 总线管 かん 线* 编码方式 ほうしき * 每 まい 时钟传输几组数 すう 据 すえ (cycle),例 れい :双 そう 工 こう PCI-E 1.0 X1,其带宽 = 2500*1/8*1*8/10*1*2=500 MB/s。
PCI Express 1.0总线频率2500 MHz,这是在 ざい 100 MHz的 てき 基 もと 准 じゅん 频率通 どおり 过锁相环 振 ふ 荡器(Phase Lock Loop,PLL)达到的 てき 。PCI-E 2.0总线频率从2.5GHz提 ひさげ 高 だか 到 いた 5GHz,3.0则提高 だか 到 いた 8GHz,编码方式 ほうしき 变成128/130。
PCI Express的 てき 硬 かた 件 けん 协议[ 编辑 ]
PCIe的 てき 连接是 ぜ 建立 こんりゅう 在 ざい 一个单向的序列的(1-bit)点 てん 对点连接基 もと 础之上 じょう ,这称之 の 为通 つう 道 どう (lane)。这一 いち 点 てん 上 じょう PCIe连接与 あずか 早期 そうき PCI连接形成 けいせい 鲜明对比,PCI连接基 もと 于总线控制 せい ,所有 しょゆう 装置 そうち 共 ども 享 とおる 双 そう 向 こう 32位 い 并行总线。PCIe是 ぜ 一个多层协议,由 よし 事 ごと 务层,数 すう 据 すえ 交换层和物理 ぶつり 层构成 なり 。物理 ぶつり 层又可 か 进一步分为逻辑子层和电气子层。逻辑子 こ 层又可分 かぶん 为物理代 りよ 码子层(PCS)和 かず 介 かい 质接入 にゅう 控 ひかえ 制 せい 子 こ 层(MAC)。这些术语借用 しゃくよう 自 じ IEEE 802 网络协议模型 もけい 。PCIe通 どおり 过ASPM 协议进行电源管理 かんり 。
各 かく 式 しき 不同 ふどう 的 てき PCI Express插槽(由 よし 上 じょう 而下:x4, x16, x1,与 あずか x16),相 あい 较于传统的 てき 32-bit PCI插槽(最 さい 下方 かほう ),取 と 自 じ 于DFI的 てき LanParty nF4 Ultra-D机 つくえ 板 ばん
于使用 しよう 电力方面 ほうめん ,每 まい 组流水 すい 线使用 しよう 两个单向的 てき 低 てい 电压差分 さぶん 信号 しんごう (LVDS)合 ごう 计达到2.5 Gbit/s。传送及接收 せっしゅう 不 ふ 同数 どうすう 据 すえ 会 かい 使用 しよう 不同 ふどう 的 てき 传输通 どおり 道 どう ,每 まい 一通道可运作四项资料。两个PCIe装置 そうち 之 の 间的连接成 なり 为“链接”,这形成 けいせい 1组或更 さら 多 た 的 てき 传输通 どおり 道 どう 。各 かく 个装置 そうち 最少 さいしょう 支持 しじ 1传输通 どおり 道 どう (x1)的 てき 链接。也可以有2,4,8,16,32个通道 どう 的 てき 链接。这可以更好 このみ 的 てき 提供 ていきょう 双 そう 向 こう 兼 けん 容 よう 性 せい (x2模 も 式 しき 将 しょう 用 よう 于内部 ぶ 接 せっ 口 こう 而非插槽模 も 式 しき )。PCIe卡能使用 しよう 在 ざい 至 いたり 少 しょう 与 あずか 之 これ 传输通 どおり 道 どう 相当 そうとう 的 てき 插槽上 じょう (例 れい 如x1接 せっ 口 こう 的 てき 卡也能 のう 工作 こうさく 在 ざい x4或 ある x16的 てき 插槽上 じょう )。一个支持较多传输通道的插槽可以建立较少的传输通道(例 れい 如8个通道 どう 的 てき 插槽能 のう 支持 しじ 1个通道 どう )。PCIe装置 そうち 之 の 间的链接将 しょう 使用 しよう 两装置 そうち 中 ちゅう 较少通 どおり 道 どう 数 すう 的 てき 作 さく 为标准 じゅん 。一 いち 个支持 しじ 较多通 どおり 道 どう 的 てき 装置 そうち 不能 ふのう 在 ざい 支持 しじ 较少通 どおり 道 どう 的 てき 插槽上 じょう 正常 せいじょう 工作 こうさく ,例 れい 如x4接 せっ 口 こう 的 てき 卡不能 ふのう 在 ざい x1的 てき 插槽上 じょう 正常 せいじょう 工作 こうさく (插不入 いれ ),但 ただし 它能在 ざい x4的 てき 插槽上 じょう 只 ただ 建立 こんりゅう 1个传输通道 どう (x1)。PCIe卡能在 ざい 同 どう 一数据传输通道内传输包括中断在内的全部控制资讯。这也方便 ほうべん 与 あずか PCI 的 てき 兼 けん 容 よう 。多 た 传输通 どおり 道上 どうじょう 的 てき 数 すう 据 すえ 传输采 さい 取 と 交叉 こうさ 存 そん 取 と ,这意味 いみ 着 ぎ 连续字 じ 节交叉 こうさ 存 そん 取 と 在 ざい 不同 ふどう 的 てき 通 どおり 道 どう 上 じょう 。这一特性被称之为“数 かず 据 すえ 条 じょう 纹”,需要 じゅよう 非常 ひじょう 复杂的 てき 硬 かた 件 けん 支持 しじ 连续数 すう 据 すえ 的 てき 同 どう 步 ふ 存 そん 取 と ,也对链接的 てき 数 すう 据 すえ 吞吐量 りょう 要求 ようきゅう 极高。由 よし 于数据 すえ 填 はま 充 たかし 的 てき 需求,数 すう 据 すえ 交叉 こうさ 存 そん 取 と 不 ふ 需要 じゅよう 缩小数 すう 据 すえ 包 つつみ 。与 あずか 其它高速 こうそく 数 すう 传输协议一 いち 样,时钟资讯必须嵌入 かんにゅう 信号 しんごう 中 ちゅう 。在 ざい 物理 ぶつり 层上,PCIe采 さい 用 よう 常 つね 见的8B/10B代 だい 码方式 しき 来 らい 确保连续的 てき 1和 わ 0字 じ 符 ふ 串 くし 长度符合 ふごう 标准,这样保 ほ 证接收 せっしゅう 端 はし 不 ふ 会 かい 误读。编码方案 ほうあん 用 よう 10位 い 编码位 い 元 もと 代替 だいたい 8个未编码位 い 元来 がんらい 传输数 すう 据 すえ ,占 うらない 用 よう 20%的 てき 总带宽。到 いた 了 りょう PCIe 3.0,采 さい 用 よう 128B/130B代 だい 码方式 しき ,仅占用 よう 1.538%的 てき 总带宽。有 ゆう 些协议(如SONET )使用 しよう 另外的 てき 编码结构如“不 ふ 规则”在 ざい 数 すう 据 すえ 流 りゅう 中 ちゅう 嵌入 かんにゅう 时钟资讯。PCIe的 てき 特性 とくせい 也定义一种“不 ふ 规则化 か ”的 てき 运算方法 ほうほう ,但 ただし 这种方法 ほうほう 与 あずか SONET完全 かんぜん 不同 ふどう ,它的方法 ほうほう 主要 しゅよう 用 よう 来 らい 避免数 すう 据 すえ 传输过程中 ちゅう 的 てき 数 すう 据 すえ 重 じゅう 复而出 で 现数据 すえ 散 ち 射 しゃ 。第 だい 一 いち 代 だい PCIe采 さい 用 よう 2.5GT/s单信号 ごう 传输率 りつ ,PCI-SIG计划在 ざい 未来 みらい 版本 はんぽん 中 ちゅう 增强 ぞうきょう 到 いた 5~10GT/s。
数 かず 据 すえ 链路层采用 よう 按序的 てき 交换层资讯包(Transaction Layer Packets,TLPs),是 ぜ 由 よし 交换层生成 せいせい ,按32位 い 循环冗余校 こう 验 码(CRC,本 ほん 文中 ぶんちゅう 用 よう LCRC)进行数 すう 据 すえ 保 ほ 护,采 さい 用 よう 著名 ちょめい 的 てき 协议(Ack and Nak signaling)的 てき 资讯包 つつみ 。TLPs能 のう 通 どおり 过LCRC校 こう 验和连续性 せい 校 こう 验的称 しょう 为Ack(命令 めいれい 正 せい 确应答 こたえ );没 ぼつ 有 ゆう 通 どおり 过校验的称 しょう 为Nak(没 ぼつ 有 ゆう 应答)。没 ぼつ 有 ゆう 应答的 てき TLPs或 ある 者 もの 等 とう 待 まち 超 ちょう 时的TLPs会 かい 被 ひ 重 じゅう 新 しん 传输。这些内容 ないよう 存 そん 储在数 すう 据 すえ 链路层的缓存内 ない 。这样可 か 以确保 ほ TLPs的 てき 传输不 ふ 受电子 こ 噪音干 ひ 扰。PCIe对于ACK有 ゆう 所 しょ 规范,在 ざい 收 おさむ 到 いた TLP数 すう 据 すえ 包 つつみ 之 の 后 きさき ,在 ざい 一定时间内必须回应ACK,也就是 ぜ ACK延 のべ 迟(ACK Latency)的 てき 等 とう 待 まち 时间。因 よし 应ACK/NAK流 りゅう 程 ほど 的 てき 需要 じゅよう ,必须实现出 で 重 じゅう 新 しん 播送缓冲器 き (Replay Buffer)。
TLPs加 か 上 じょう Sequence number以及16 位 い 元 もと CRC 后 きさき ,被 ひ 包 つつみ 裹成为数据 すえ 链路层资讯包(Data Link Layer Packet,DLLP),除 じょ 了 りょう 资料传递外 がい ,交握信号 しんごう ACK和 わ NAK信号 しんごう 亦 また 被 ひ 包 つつみ 裹在资讯包 つつみ 中 ちゅう 发送,除 じょ 此之外 がい 也用来 らい 传送两个互连装置 そうち 的 てき 交换层之间的流 りゅう 控 ひかえ 制 せい 资讯和 わ 实现电源管理 かんり 功 こう 能 のう 。
PCI Express采 さい 用 よう 分 ぶん 离交换(数 かず 据 すえ 提 ひさげ 交和应答在 ざい 时间上分 かみぶん 离),可 か 保 ほ 证传输通道 どう 在 ざい 目 め 标端装置 そうち 等 とう 待 まち 发送回 かい 应资讯传送其它数 すう 据 すえ 资讯。
PCI Express采 さい 用 よう 可 か 信 しん 性 せい 流 りゅう 控 ひかえ 制 せい 。这一模 も 式 しき 下 か ,一个装置广播它可接收缓存的初始可信信号量。链接另一方的装置会在发送数据时统计每一发送的TLP所 しょ 占 うらない 用 よう 的 てき 可 か 信 しん 信号 しんごう 量 りょう ,直 ちょく 至 いたり 达到接收 せっしゅう 端初 たんしょ 始 はじめ 可 か 信 しん 信号 しんごう 最高 さいこう 值。接收 せっしゅう 端 はし 在 ざい 处理完 かん 毕缓存 そん 中 ちゅう 的 てき TLP后 きさき ,它会回送 かいそう 发送端 はし 一个比初始值更大的可信信号量。可 か 信 しん 信号 しんごう 统计是 ぜ 定 じょう 制 せい 的 てき 标准计数器 き ,相 そう 比 ひ 于其他 た 方法 ほうほう ,如基于握手 あくしゅ 的 てき 传输协议,这一模 も 式 しき 的 てき 优势在 ざい 于可信 しん 信号 しんごう 的 てき 回 かい 传反应时间不会 かい 影 かげ 响系统性能 せいのう ,因 いん 为如果 はて 双方 そうほう 装置 そうち 的 てき 缓存足 あし 够大,是 ぜ 不 ふ 会 かい 出 で 现达到 いた 可 か 信 しん 信号 しんごう 最高 さいこう 值的情 じょう 况,这样发送数 すう 据 すえ 不 ふ 会 かい 停 とま 顿。
第 だい 一 いち 代 だい PCIe标称可 か 支持 しじ 每 ごと 传输通 どおり 道 どう 单向每秒 まいびょう 250 MB的 てき 数 すう 据 すえ 传输率 りつ 。这一数字是根据物理信号率2500 Mbit/s除 じょ 以编码率(10位 い /每 まい 字 じ 节)计算而得。这意味 いみ 着 ぎ 一 いち 个16通 つう 道 どう (x16)的 てき PCIe卡理论上可 か 以达到单向250*16=4000 MB/s(3.7 GB/s)。实际的 てき 传输率 りつ 要 よう 根 ね 据 すえ 数 すう 据 すえ 有效 ゆうこう 载荷率 りつ ,即 そく 依 よ 赖于数 すう 据 すえ 的 てき 本身 ほんみ 特性 とくせい ,这是由 よし 更 さら 高 だか 层(软件)应用程 ほど 式 しき 和 わ 中 ちゅう 间协议层决定。
PCI Express与 あずか 其它高速 こうそく 序列 じょれつ 连接系 けい 统相似 そうじ ,它依赖于传输的 てき 强健 きょうけん 性 せい (CRC校 こう 验 和 わ ACK )。长时间连续的单向数 すう 据 すえ 传输(如高速 こうそく 存 そん 储装置 そうち )可 か 以达到>95%的 てき PCIe通 どおり 道 みち 数 すう 据 すえ 传输利用 りよう 率 りつ 。这样的 てき 传输受益 じゅえき 于增加 ぞうか 的 てき 传输通 どおり 道 どう (x2, x4 等 とう )。但 ただし 大 だい 多数 たすう 应用程 ほど 式 しき 如USB或 ある 以太网控制 せい 器 き 会 かい 把 わ 传输内容 ないよう 拆成小 しょう 的 てき 数 すう 据 すえ 包 つつめ ,同 どう 时还会 かい 强制 きょうせい 加 か 上 じょう 确认信号 しんごう 。这类数 すう 据 すえ 传输由 よし 于增加数 かすう 据 すえ 包 つつみ 的 てき 解析 かいせき 和 わ 强制 きょうせい 中断 ちゅうだん ,降 くだ 低 てい 传输通 どおり 道 どう 的 てき 效率 こうりつ 。作 さく 为一个在同一个印刷电路板(PCB)装置 そうち 间的通信 つうしん 协议,它不需要 じゅよう 达到其他远距离通信 つうしん 协议要求 ようきゅう 的 てき 高 だか 数 すう 据 すえ 传输错误容 よう 忍 にん 度 ど ,而且,这种效率 こうりつ 的 てき 降 くだ 低 てい 并非只 ただ 出 で 现在PCIe上 じょう 。
下表 かひょう 列 れつ 出 で 在 ざい 边缘连接器 き 上 じょう 的 てき PCI Express卡两侧的导线。在 ざい 印刷 いんさつ 电路板 ばん (PCB)的 てき 焊接侧为A侧,并且组件侧的B侧。[ 11] PRSNT1# 和 かず PRSNT2# 引脚必须比 ひ 其余稍 やや 短 たん ,以确保 ほ 热插入 そうにゅう 卡完全 ぜん 插入 そうにゅう 。该WAKE# 引脚采 さい 用 よう 全 ぜん 电压唤醒电脑,但 ただし 必须拉 ひしげ 高 だか 从备用 よう 电源,以表明 ひょうめい 该卡是能 これよし 够唤醒。[ 12]
PCI Express连接器 き 引脚(×1,×4,×8,×16的 てき 变体)
引脚
B侧
A侧
描述
引脚
B侧
A侧
描述
1
+12 V
PRSNT1#
必须连接到 いた 最 さい 远PRSNT2# 引脚
50
HSOp (8)
Reserved
通 つう 道 どう 8传输数 すう 据 すえ ,+和 わ −
2
+12 V
+12 V
51
HSOn (8)
Ground
3
+12 V
+12 V
52
Ground
HSIp (8)
通 つう 道 どう 8接收 せっしゅう 数 すう 据 すえ ,+和 わ −
4
Ground
Ground
53
Ground
HSIn (8)
5
SMCLK
TCK
SMBus 和 わ JTAG 端 はし 口 こう 引脚
54
HSOp (9)
Ground
通 つう 道 どう 9传输数 すう 据 すえ ,+和 わ −
6
SMDAT
TDI
55
HSOn (9)
Ground
7
Ground
TDO
56
Ground
HSIp (9)
通 つう 道 どう 9接收 せっしゅう 数 すう 据 すえ ,+和 わ −
8
+3.3 V
TMS
57
Ground
HSIn (9)
9
TRST#
+3.3 V
58
HSOp (10)
Ground
通 つう 道 どう 10传输数 すう 据 すえ ,+和 わ −
10
+3.3 V aux
+3.3 V
备用电源
59
HSOn (10)
Ground
11
WAKE#
PERST#
链接激 げき 活 かつ ;基本 きほん 复位
60
Ground
HSIp (10)
通 つう 道 どう 10接收 せっしゅう 数 すう 据 すえ ,+和 わ −
Key notch
61
Ground
HSIn (10)
12
CLKREQ#
Ground
要求 ようきゅう 运行的 てき 时钟
62
HSOp (11)
Ground
通 つう 道 どう 11传输数 すう 据 すえ ,+和 わ −
13
Ground
REFCLK+
参考 さんこう 时钟差分 さぶん 对
63
HSOn (11)
Ground
14
HSOp (0)
REFCLK−
64
Ground
HSIp (11)
通 つう 道 どう 11接收 せっしゅう 数 すう 据 すえ ,+和 わ −
15
HSOn (0)
Ground
65
Ground
HSIn (11)
16
Ground
HSIp (0)
通 つう 道 どう 0接收 せっしゅう 数 すう 据 すえ ,+和 わ −
66
HSOp (12)
Ground
通 つう 道 どう 12传输数 すう 据 すえ ,+和 わ −
17
PRSNT2#
HSIn (0)
67
HSOn (12)
Ground
18
Ground
Ground
68
Ground
HSIp (12)
通 つう 道 どう 12接收 せっしゅう 数 すう 据 すえ ,+和 わ −
PCI Express ×1卡于引脚18结束
69
Ground
HSIn (12)
19
HSOp (1)
Reserved
通 つう 道 どう 1传输数 すう 据 すえ ,+和 わ −
70
HSOp (13)
Ground
通 つう 道 どう 13传输数 すう 据 すえ ,+和 わ −
20
HSOn (1)
Ground
71
HSOn (13)
Ground
21
Ground
HSIp (1)
通 つう 道 どう 1接收 せっしゅう 数 すう 据 すえ ,+和 わ −
72
Ground
HSIp (13)
通 つう 道 どう 13接收 せっしゅう 数 すう 据 すえ ,+和 わ −
22
Ground
HSIn (1)
73
Ground
HSIn (13)
23
HSOp (2)
Ground
通 つう 道 どう 2传输数 すう 据 すえ ,+和 わ −
74
HSOp (14)
Ground
通 つう 道 どう 14传输数 すう 据 すえ ,+和 わ −
24
HSOn (2)
Ground
75
HSOn (14)
Ground
25
Ground
HSIp (2)
通 つう 道 どう 2接收 せっしゅう 数 すう 据 すえ ,+和 わ −
76
Ground
HSIp (14)
通 つう 道 どう 14接收 せっしゅう 数 すう 据 すえ ,+和 わ −
26
Ground
HSIn (2)
77
Ground
HSIn (14)
27
HSOp (3)
Ground
通 つう 道 どう 3传输数 すう 据 すえ ,+和 わ −
78
HSOp (15)
Ground
通 つう 道 どう 15传输数 すう 据 すえ ,+和 わ −
28
HSOn (3)
Ground
79
HSOn (15)
Ground
29
Ground
HSIp (3)
通 つう 道 どう 3接收 せっしゅう 数 すう 据 すえ ,+和 わ −
80
Ground
HSIp (15)
通 つう 道 どう 15接收 せっしゅう 数 すう 据 すえ ,+和 わ −
30
Reserved
HSIn (3)
81
PRSNT2#
HSIn (15)
31
PRSNT2#
Ground
82
Reserved
Ground
32
Ground
Reserved
PCI Express ×4卡于引脚32结束
33
HSOp (4)
Reserved
通 つう 道 どう 4传输数 すう 据 すえ ,+和 わ −
34
HSOn (4)
Ground
35
Ground
HSIp (4)
通 つう 道 どう 4接收 せっしゅう 数 すう 据 すえ ,+和 わ −
36
Ground
HSIn (4)
37
HSOp (5)
Ground
通 つう 道 どう 5传输数 すう 据 すえ ,+和 わ −
38
HSOn (5)
Ground
39
Ground
HSIp (5)
通 つう 道 どう 5接收 せっしゅう 数 すう 据 すえ ,+和 わ −
40
Ground
HSIn (5)
41
HSOp (6)
Ground
通 つう 道 どう 6传输数 すう 据 すえ ,+和 わ −
42
HSOn (6)
Ground
43
Ground
HSIp (6)
通 つう 道 どう 6接收 せっしゅう 数 すう 据 すえ ,+和 わ −
图例
44
Ground
HSIn (6)
接地 せっち 引脚
零 れい 电压基 もと 准 じゅん
45
HSOp (7)
Ground
通 つう 道 どう 7传输数 すう 据 すえ ,+和 わ −
电源引脚
为PCIe卡供电
46
HSOn (7)
Ground
输出引脚
从PCIe卡到主 ぬし 板 いた 的 てき 信号 しんごう
47
Ground
HSIp (7)
通 つう 道 どう 7接收 せっしゅう 数 すう 据 すえ ,+和 わ −
输入引脚
从主板 ばん 到 いた PCIe卡的信号 しんごう
48
PRSNT2#
HSIn (7)
漏 も 极开路 ろ
可 か 拉 ひしげ 至 いたり 低 てい 电平或 ある 感 かん 应到多 た 个卡
49
Ground
Ground
检测引脚
卡连接 せっ 在 ざい 一起 かずき
PCI Express ×8卡于引脚49结束
备用
目前 もくぜん 没 ぼつ 有 ゆう 使用 しよう ,不 ふ 连接
有 ゆう RS-232 接 せっ 口 こう 的 てき PCIe x1卡
基 もと 于高速 そく 序列 じょれつ 构架产生了 りょう 很多传输标准,包括 ほうかつ HyperTransport 、InfiniBand 、RapidIO 和 わ StarFabric 等 ひとし 等 ひとし 。这些标准均 ひとし 有 ゆう 业界的 てき 不同 ふどう 企 くわだて 业支持 しじ ,背 せ 后 きさき 也都有 ゆう 大量 たいりょう 的 てき 资金投入 とうにゅう 标准的 てき 研究 けんきゅう 开发,所以 ゆえん 每 ごと 一标准都声称自己与众不同,独占 どくせん 优势。主要 しゅよう 的 てき 差 さ 异在于可扩展性 せい 、灵活性 せい 与 あずか 反 はん 应时间、单位成本 なりもと 的 てき 取 と 舍 しゃ 平衡 へいこう 各 かく 不 ふ 相 あい 同 どう 。其中的 てき 一 いち 个例子 こ 是 ぜ 在 ざい 传输包 つつみ 上 じょう 增加 ぞうか 一个复杂的头资讯以支持复杂路由传输(PCI Express不 ふ 支持 しじ 这种方式 ほうしき )。这样的 てき 资讯增加 ぞうか 降 くだ 低 てい 了 りょう 接 せっ 口 こう 的 てき 有效 ゆうこう 带宽也使传输更 さら 复杂,但 ただし 是 ぜ 相 しょう 应创造 づくり 了 りょう 新 しん 的 てき 软件支持 しじ 此功能 のう 。这种架 か 构下需要 じゅよう 软件追 つい 踪网络拓扑结构的变化以实现系统支持 しじ 热插拔。InfiniBand和 わ StarFabric标准即 そく 能 のう 实现这一功 こう 能 のう 。另一个例子是缩小资讯包以减少反应时间。较小的 てき 资讯包 つつみ 意味 いみ 着 ぎ 包 つつみ 头占用 よう 了 りょう 包 つつみ 的 てき 更 さら 大 だい 百分比 ひゃくぶんひ ,这样又 また 降 くだ 低 てい 了 りょう 有效 ゆうこう 带宽。能 のう 实现此功能 のう 的 てき 标准是 ぜ RapidIO和 わ HyperTransport。PCI Express取 と 中庸 ちゅうよう 之 の 道 みち ,定位 ていい 于设计成一 いち 种系 けい 统互连接口 こう 而非一种装置接口或路由网络协议。另外为了针对软件透明 とうめい ,它的设计目 め 标限制 せい 了 りょう 它作为协议,也在某 ぼう 种程度 ていど 上 じょう 增加 ぞうか 了 りょう 它的反 はん 应时间。
技 わざ 嘉 よしみ GV-NX62TC256D8显卡,采 さい 用 よう PCI Express x16插槽
在 ざい 2005年 ねん ,PCIe已 やめ 近 きん 乎成为新的 てき 个人电脑主 しゅ 板 いた 标准。关于此有不 ふ 少 しょう 评论,但 ただし 最 さい 基本 きほん 的 てき 原因 げんいん 是 ぜ 它对于软件 开发者 しゃ 完全 かんぜん 透明 とうめい ——为PCI所 しょ 设计的 てき 操作 そうさ 系 けい 统可以不做任何 なん 代 だい 码修改 あらため 来 らい 启动PCIe装置 そうち 。其二 そのじ ,它能增强 ぞうきょう 系 けい 统性能 せいのう ,还有强 きょう 有力 ゆうりょく 的 てき 品 ひん 牌 ぱい 认知。各 かく 类网卡、声 こえ 卡、显卡,以及当 とう 下 した 的 てき NVMe固 かた 态盘都 と 使用 しよう 了 りょう PCIe标准。下面 かめん 为主流 りゅう 的 てき 使用 しよう PCIe 的 てき 外 そと 设产品 ひん 。
大 だい 部分 ぶぶん 新型 しんがた 的 てき AMD或 ある NVIDIA显卡都 と 使用 しよう PCIe标准。NVIDIA在 ざい 它新开发的 てき SLI 上 うえ 采 さい 用 よう PCIe的 てき 高速 こうそく 数 すう 据 すえ 传输,这使得 とく 两块相 しょう 同 どう 晶 あきら 片 かた 组 显卡可 か 同 どう 时工作 こうさく 于一 いち 台 だい 电脑之 の 上 うえ 。AMD公司 こうし 也基于PCIe开发一 いち 种两个GPU 一同运作的技术,称 しょう 为CrossFire 。
当 とう 下 した 主流 しゅりゅう 的 てき 固 かた 态硬盘接口 こう 有 ゆう M.2 、U.2 、PCIe、SATA 、SATA Express 、SAS 等 ひとし 。M.2和 わ U.2可 か 选PCIe接 せっ 口 こう [ 14] 。NVMe 协议是 ぜ 目前 もくぜん 最高 さいこう 效 こう 的 てき PCIe SSD协议标准。
一般 いっぱん 标准 存 そん 储外 そと 围音 おと 频可 か 移 うつり 动嵌入 かんにゅう 式 しき
注 ちゅう :接 せっ 口 こう 依 よ 大 だい 致速度 そくど 增 ぞう 序 じょ 排列 はいれつ ,每 まい 节最后 きさき 列 れつ 出 で 的 てき 接 せっ 口 こう 应该是 ぜ 最 さい 快 かい 的 てき