POWER4

POWER4

生産せいさん時期じき	2001年ねんから
設計せっけい者しゃ	IBM
生産せいさん者しゃ	IBM
CPU周波数しゅうはすう	1.1GHz  から 1.9GHz (POWER4+)
アーキテクチャ	Power Architecture (64ビット)
コア数すう	2

POWER4コアの論理ろんり構造こうぞう図ず

POWER4プロセッサの論理ろんり構造こうぞう図ず

POWER4（パワーフォー）は、IBMが設計せっけい・製造せいぞうしたPOWERアーキテクチャの64ビットマイクロプロセッサである。2001年ねんにリリースされ、64ビットPowerPCおよびRS64の命令めいれいセットを持もった。POWER4+（パワーフォープラス）はその改良かいりょう版ばんである。POWER4とPOWER4+は、後継こうけいのPOWER5に引ひき継つがれた。

概要がいよう

POWER4は2001年ねんに、POWER3およびRS64マイクロプロセッサの後継こうけいとしてリリースされ、RS/6000およびAS/400コンピュータで使用しようされ、別べつ系統けいとうであったAS/400用ようのPowerPCマイクロプロセッサ(RS64)の開発かいはつに終止符しゅうしふを打うった。また日立ひたちのEP8000シリーズなどでも使用しようされた。

POWER3までと比較ひかくしたPOWER4の特徴とくちょうは、デュアルコアと共有きょうゆうL2である。POWER4は、1つのダイ（チップ）上じょうに2つのプロセッサコア（単たんにプロセッサまたはコアとも呼よばれる）を搭載とうさいしたマルチコアのマイクロプロセッサで、1チップでSMP構成こうせいが可能かのうとなった。またL2キャッシュがチップ上じょうに搭載とうさいされた。更さらにMCMに搭載とうさいする事ことで、1つのパッケージで4つのPOWER4チップ（計けい8コア）と128MBまでの共用きょうよう L3 キャッシュを搭載とうさいできた。

オリジナルのPOWER4ではクロックスピード 1.1GHzおよび1.3GHzであったが、改良かいりょう版ばんのPOWER4+では1.9GHzに達たっした。PowerPC 970はPOWER4の派生はせいである。

仕様しよう

POWER4およびPOWER4+の主おもな仕様しようは以下いかである。

• POWER4
  • 180nm / 414mm² CMOS SOI 銅どう配線はいせん プロセステクノロジー
  • 1億おく7400万まん トランジスタ
  • デュアルコア（2コア/チップ）
  • 1.1GHz - 1.3GHz
  • 32ビット ALU
  • 64ビット FPU
  • L1 キャッシュ（命令めいれい/データ） 64KB/32KB（コア当あたり）
  • L2 キャッシュ 1.41MB（チップ当あたり）
  • L3 キャッシュ 最大さいだい 128MB（MCM当あたり）
  • I/Oバス GX

• POWER4+（相違そうい点てんのみ）
  • 130nm / 267mm² CMOS SOI 銅どう配線はいせん プロセステクノロジー
  • 1億おく8400万まん トランジスタ
  • 1.9GHz

関連かんれん項目こうもく

• POWER

外部がいぶリンク

• "Power4 Focuses on Memory Bandwidth". (6 October 1999). Microprocessor Report.
• "IBM's Power4 Unvieling Continues". (20 November 2000). Microprocessor Report.
• “POWER4 System Microarchitecture”. IBM. 2006年ねん7月がつ21日にち閲覧えつらん。
• J. M. Tendler, J. S. Dodson, J. S. Fields, Jr., H. Le, and B. Sinharoy (2002). “POWER4 system microarchitecture”. IBM Journal of Research and Development 46 (1): 5–26. doi:10.1147/rd.461.0005. ISSN 0018-8646. http://www.research.ibm.com/journal/rd/461/tendler.html 2006年ねん7月がつ21日にち閲覧えつらん。. 
• J. D. Warnock, J. M. Keaty, J. Petrovick, J. G. Clabes, C. J. Kircher, B. L. Krauter, P. J. Restle, B. A. Zoric, and C. J. Anderson (2002). “The circuit and physical design of the POWER4 microprocessor”. IBM Journal of Research and Development 46 (1): 27–52. doi:10.1147/rd.461.0027. ISSN 0018-8646. http://www.research.ibm.com/journal/rd/461/warnock.html 2006年ねん7月がつ21日にち閲覧えつらん。.