POWER5

POWER5

MCMに搭載とうさいされた4つのPOWER5ダイと4つの36MB L3キャッシュダイ
生産せいさん時期じき	2004年ねんから
設計せっけい者しゃ	IBM
生産せいさん者しゃ	IBM
CPU周波数しゅうはすう	1.5GHz  から 2.2GHz (POWER5+)
アーキテクチャ	Power Architecture (64ビット)
コア数すう	2
L1キャッシュ	32KB/64KB
L2キャッシュ	1.9MB
L3キャッシュ	36MB

POWER5+ DCMを含ふくむIBM System i5のプロセッサモジュール

POWER5（パワーファイブ）は、IBMが設計せっけい・製造せいぞうしたPower Architectureベースの64ビットマイクロプロセッサである。POWER5+（パワーファイブプラス）はその改良かいりょう版ばんである。2004年ねんにリリースされ、2007年ねんに後継こうけいのPOWER6に置おき換かえられた。

概要がいよう

POWER5は、成功せいこうしたPOWER4の改良かいりょう版ばんで、主おもな改良かいりょうは同時どうじマルチスレッディング(2-Way SMT)と、ダイ上じょうのメモリコントローラである。POWER5はデュアルコアのマイクロプロセッサで、それぞれのコアが1つの物理ぶつり的てきなスレッドと、2つの論理ろんり的てきなスレッドをサポートし、合計ごうけいでは2つの物理ぶつり的てきなスレッドと4つの論理ろんり的てきなスレッドをサポートした。

仕様しよう

• 130nm / 389mm² SOI 銅どう配線はいせん プロセステクノロジー
  • 90nm / 240mm² SOI 銅どう配線はいせん プロセステクノロジー (POWER5+)
• Power Architecture デュアルコア
• 1.5GHz - 1.9GHz - 2.3GHz (POWER5+)
• 32ビット ALU
• 64ビット FPU
• L1 キャッシュ（命令めいれい/データ） 32KB/64KB
• L2 キャッシュ 1.9MB（ダイ上じょう）
• L3 キャッシュ 36MB（DCM、MCM、QCM上じょう）
• I/Oバス GX+

歴史れきし

このマイクロプロセッサの技術ぎじゅつ的てきな詳細しょうさいは、2003年ねんのHot Chipsカンファレンスで最初さいしょに発表はっぴょうされた。より完全かんぜんな仕様しようは2003年ねん10月がつ14日にちの Microprocessor Forum 2003 で提供ていきょうされた。POWER5はオープンに販売はんばいされたのではなく、IBMとそのパートナーによって専せんら使用しようされた。POWER5を使用しようしたシステムは2004年ねんに発表はっぴょうされた。

POWER5はハイエンドのエンタープライズサーバー市場いちばで競きそい、主おもなライバルはインテルのItanium 2や、更さらにはサンのUltraSPARC IVや富士通ふじつうのSPARC64 Vであった。

POWER5+

POWER5+ は、POWER5を改良かいりょうした置おき換かえ版ばんで、2005年ねん10月4日にちに発表はっぴょうされた。当初とうしょの改良かいりょうは新あたらしい製造せいぞうプロセスによる低てい消費しょうひ電力でんりょくで、クロックは変かわらず 1.5～1.9GHzだった。2006年ねん2月がつ14日にちに、2.2GHz クロックまで可能かのうな新しんバージョンが登場とうじょうした。POWER5+は前身ぜんしんのPOWER5マイクロプロセッサと同おなじパッケージを使用しようできるようにパッケージされたが、更さらにクアッドチップモジュール(QCM)が可能かのうとなり、2つのPOWER5+ダイと、それぞれのPOWER5+ダイごとに2つのL3キャッシュダイが搭載とうさいできた。

詳細しょうさい

POWER5はPOWER4の改良かいりょう版ばんである。2ウェイのマルチスレッディングの追加ついかは、それぞれのスレッドが使用しようできるように、リターンスタックやプログラムカウンター、命令めいれいバッファ、グループコンプリーションユニット、キューの格納かくのうなどの重複じゅうふくを要求ようきゅうした。レジスタファイルや実行じっこうユニットなど大半たいはんは共有きょうゆうされたが、しかしそれぞれのスレッドは専用せんようのレジスタのセットを使用しようした。POWER5は同時どうじマルチスレッディング(SMT)を、2つのスレッドが同時どうじに実行じっこうできるように実装じっそうした。またPOWER5は現在げんざいのワークロードを最適さいてき化かするためにSMTを停止ていしすることもできた。

POWER5は、389 mm²のサイズに2.76億おく個このトランジスタを搭載とうさいした。これはIBMの 0.13 µm SOI CMOSプロセスと、8層そうの銅どう配線はいせんが使用しようされた。POWER5のダイは、デュアルチップモジュール(DCM)またはマルチチップモジュール(MCM)にパッケージされた。DCMは1つのPOWER5ダイと、そのL3キャッシュダイを搭載とうさいした。MCMは4つのPOWER5ダイと、4つのL3キャッシュダイを搭載とうさいし、L3キャッシュダイはそれぞれのPOWER5ダイ用ようで、サイズは 95 mm x 95 mmだった。

ハイエンドシステム用ようのいくつかのPOWER5プロセッサは、IBM ViVA (Virtual Vector Architecture)技術ぎじゅつによって、複数ふくすうのPOWER5コアをグループ化かして1つのベクトルプロセッサとして稼働かどうすることができた。

用途ようと

IBMはデュアルチップモジュール(DCM)やマルチチップモジュール(MCM)のPOWER5マイクロプロセッサを、彼かれらのSystem pおよびSystem iのサーバーファミリーや、DS8000ストレージシステムや、ハイエンドのInfoPrintプリンターでの組くみ込こみ用ようマイクロプロセッサとして使用しようした。またDCMのPOWER5はハイエンドのIntelliStation POWER 285ワークステーションでも使つかわれた。

POWER5のサードパーティーユーザーには、Groupe BullによるEscala server、日立製作所ひたちせいさくしょによるエンタープライズサーバEP8000シリーズやSR11000コンピュータがある。EP8000は2004年ねん11月にPOWER5、2005年ねん10月がつにPOWER5+の搭載とうさいモデルを発表はっぴょうした。SR11000は最大さいだい128のPOWER5+マイクロプロセッサを使用しようし、いくつかのシステムは2007年ねんのTOP500スーパーコンピュータリストに選えらばれた。

IBMはPOWER5+を、彼かれらのSystem p5 510Q、520Q、550Q、560Q サーバーでも使用しようした。

出典しゅってん

• "IBM Previews Power5". (8 September 2003). Microprocessor Report.
• Clabes, Joachim et al. (2004). "Design and Implementation of the POWER5 Microprocessor". Proceedings of 2004 IEEE International Solid-State Circuits Conference.
• Glaskowsky, Peter N. (14 October 2003). "IBM Raises Curtain on Power5". Microprocessor Report.
• Kalla, Ron; Sinharoy, Balaram; Tendler, Joel M. (2004). "IBM Power5 Chip: A Dual-Core Multithreaded Processor". IEEE Micro.
• Krewell, Kevin (22 December 2003). "Power5 Tops On Bandwidth". Microprocessor Report.
• Sinharoy, Balaram et al. (2005). "POWER5 System Microarchitecture". IBM Journal of Research and Development.
• Vance, Ashlee (4 October 2005). "IBM pumps Unix line full of Power5+". The Register.

関連かんれん項目こうもく

• POWER
• PowerPC
• Power Architecture
• System p
• ASC Purple

外部がいぶリンク

• Sizing up the Super Heavyweights, a comparison and analysis of the POWER5 and Montecito, that explains the major changes between the POWER4 to the POWER5, along with performance estimates
• POWER5 - 日本にっぽんIBM