Compute Express Link
2019 | |
Full duplex 1.x, 2.x (32 GT/s):
3.0 (64 GT/s): 7.563 GB/s (×1) 121.0 GB/s (×16) | |
www |
Compute Express Link(CXL)は、
CXLは、PCI Express(PCIe)の
歴史
[この
2020
仕様
[2019
2020
実装
[2019
2021
2021
CXLデバイスは、Intel[27]、Astera、Rambus、Synopsys、Samsung、Teledyne LeCroyなどにより、SC21 Conferenceで
2023
プロトコル
[CXLの
- CXL.io - いくつかの
拡張 機能 を備 えたPCIe 5.0に基 づいており、コンフィギュレーション、リンクの初期 化 と管理 、デバイスの検出 と列挙 、割 り込 み、DMA、非 コヒーレントなロード/ストアを使用 したレジスタI/Oアクセスを提供 する。 - CXL.cache -
周辺 機器 が低 遅延 のリクエスト/レスポンスインターフェイスでホストCPUメモリにコヒーレントにアクセス・キャッシュできるようにする。 - CXL.mem - ホストCPUが、
揮発 性 (RAM)ストレージと永続 的 な不揮発 性 (フラッシュメモリ)ストレージ両方 のロード/ストアコマンドを使用 して、キャッシュされたデバイスメモリにコヒーレントにアクセスできるようにする。
CXL.cacheとCXL.memプロトコルは、CXL.ioプロトコルリンクとトランザクションレイヤーとは
デバイスタイプ
[CXLは、
- Type 1(CXL.io、CXL.cache)- ローカルメモリのない
特殊 なアクセラレータ(スマートNICなど)。このタイプのデバイスは、ホストCPUメモリへのコヒーレントアクセスに依存 している。 - Type 2(CXL.io、CXL.cache、CXL.mem)-
高性能 GDDRやHBMローカルメモリを備 えた汎用 アクセラレータ(GPU、ASIC、FPGA)。このタイプのデバイスは、ホストCPUのメモリにコヒーレントにアクセスしたり、ホストCPUからデバイスのローカルメモリへのコヒーレントまたは非 コヒーレントアクセスを提供 できる。 - Type 3(CXL.io、CXL.mem)- メモリ
拡張 ボードやストレージクラスメモリ。このタイプのデバイスは、ホストCPUにローカルのDRAMや不揮発 性 ストレージへの低 遅延 アクセスを提供 する。
Type 2のデバイスは、デバイスドライバーが
関連 項目
[- Cache coherent interconnect for accelerators (CCIX)
- Coherent Accelerator Processor Interface (CAPI)
- Gen-Z
- Omni-Path
- UCIe
出典
[- ^ “ABOUT CXL” (
英語 ). Compute Express Link. 2019年 8月 9日 閲覧 。 - ^ “Synopsys Delivers Industry's First Compute Express Link (CXL) IP Solution for Breakthrough Performance in Data-Intensive SoCs”. finance.yahoo.com. Yahoo! Finance. 2019
年 11月9日 閲覧 。 - ^ “A Milestone in Moving Data”. Intel Newsroom. Intel. 2019
年 11月9日 閲覧 。 - ^ “Compute Express Link Consortium (CXL) Officially Incorporates; Announces Expanded Board of Directors” (
英語 ). www.businesswire.com. Business Wire (2019年 9月 17日 ). 2019年 11月9日 閲覧 。 - ^ Comment. Intel, Google and others join forces for CXL interconnect www.datacenterdynamics.com.
- ^ a b Cutress. “CXL Specification 1.0 Released: New Industry High-Speed Interconnect From Intel”. Anandtech. 2019
年 8月 9日 閲覧 。 - ^ “Compute Express Link Consortium (CXL) Officially Incorporates; Announces Expanded Board of Directors”. www.businesswire.com (September 17, 2019). 2022
年 7月 29日 閲覧 。 - ^ “Compute Express Link: Our Members”. CXL Consortium (2020
年 ). 2020年 9月 25日 閲覧 。 - ^ Papermaster (July 18, 2019). “AMD Joins Consortia to Advance CXL, a New High-Speed Interconnect for Breakthrough Performance”. Community.AMD. 2020
年 9月 25日 閲覧 。 - ^ “CXL™ Consortium and PCI-SIG® Announce Marketing MOU Agreement” (23 September 2021). 2022
年 7月 31日 閲覧 。 - ^ “Industry Liaisons”. 2022
年 7月 31日 閲覧 。 - ^ “SNIA and CXL™ Consortium Form Strategic Alliance” (3 November 2020). 2022
年 7月 31日 閲覧 。 - ^ “DMTF and CXL™ Consortium Establish Work Register” (14 April 2020). 2022
年 7月 31日 閲覧 。 - ^ “CXL Consortium and Gen-Z Consortium Announce MOU Agreement”. Beaverton, Oregon. (April 2, 2020) September 25, 2020
閲覧 。 - ^ “CXL Consortium and Gen-Z Consortium Announce MOU Agreement”. (April 2, 2020) April 11, 2020
閲覧 。 - ^ “CXL™ Consortium and Gen-Z Consortium™ MoU Update: A Path to Protocol” (24 June 2021). 2022
年 7月 31日 閲覧 。 - ^ Consortium (November 10, 2021). “Exploring the Future”. Compute Express Link. 2022
年 7月 31日 閲覧 。 - ^ Morgan (November 23, 2021). “Finally, A Coherent Interconnect Strategy: CXL Absorbs Gen-Z”. The Next Platform. 2022
年 7月 31日 閲覧 。 - ^ a b Leopold, George (2021
年 12月9日 ). “CXL Will Absorb Gen-Z”. EETimes. 2022年 7月 31日 閲覧 。 - ^ a b c “Compute Express Link (CXL): All you need to know”. Rambus. 2022
年 7月 31日 閲覧 。 - ^ “Rambus in two deals for datacentre interface eeNews Europe” (16 June 2021). 2022
年 7月 31日 閲覧 。 - ^ “How do the new Intel Agilex FPGA family and the CXL coherent interconnect fabric intersect?” (
英語 ). PSG@Intel (2019年 5月 3日 ). 2019年 8月 9日 閲覧 。 - ^ “Samsung Unveils Industry-First Memory Module Incorporating New CXL Interconnect Standard” (
英語 ). Samsung (2021年 5月 11日 ). 2021年 5月 11日 閲覧 。 - ^ “Samsung Electronics Introduces Industry's First 512GB CXL Memory Module”. 2022
年 7月 31日 閲覧 。 - ^ “Intel Architecture Day 2021”. Intel. 2022
年 7月 31日 閲覧 。 - ^ Paul Alcorn (November 8, 2021). “AMD Unveils Zen 4 CPU Roadmap: 96-Core 5nm Genoa in 2022, 128-Core Bergamo in 2023”. Tom's Hardware. 2022
年 7月 31日 閲覧 。 - ^ “Intel Sapphire Rapids CXL with Emmitsburg PCH Shown at SC21” (December 7, 2021). 2022
年 7月 31日 閲覧 。 - ^ https://www.eetimes.com/cxl-put-through-its-paces/
- ^ “CXL Consortium Showcases First Public Demonstrations of Compute Express Link Technology at SC21”. HPCwire. 2022
年 7月 31日 閲覧 。 - ^ Consortium (December 16, 2021). “CXL Consortium Makes a Splash at Supercomputing 2021 (SC21)”. Compute Express Link. 2022
年 7月 31日 閲覧 。 - ^
株式会社 インプレス (2023年 8月 24日 ). “PCIe接続 でメモリを拡張 する「CXLメモリ」、Micronがサンプル出荷 ”. PC Watch. 2023年 11月14日 閲覧 。 - ^ a b c “Compute Express Link Standard | DesignWare IP | Synopsys”. www.synopsys.com. 2022
年 7月 31日 閲覧 。 - ^ Consortium (September 23, 2019). “Introduction to Compute Express Link (CXL): The CPU-To-Device Interconnect Breakthrough”. Compute Express Link. 2022
年 7月 31日 閲覧 。 - ^ https://www.flashmemorysummit.com/Proceedings2019/08-07-Wednesday/20190807_CTRL-202A-1_Lender.pdf [PDFファイルの
名無 しリンク]