(Translated by https://www.hiragana.jp/)
SPARC T4 - Wikipedia コンテンツにスキップ

SPARC T4

出典しゅってん: フリー百科ひゃっか事典じてん『ウィキペディア(Wikipedia)』
Oracle SPARC T4
SPARC T4
生産せいさん時期じき 2011ねんから201Xとしまで
CPU周波数しゅうはすう 2.85 GHz から 3.0 GHz
プロセスルール 40 nm から 40 nm
アーキテクチャ SPARC V9
コアすう 8
コードネーム S3
ぜん世代せだいプロセッサ SPARC T3
次世代じせだいプロセッサ SPARC T5
L1キャッシュ 8×16+16 kB
L2キャッシュ 8×128 kB
L3キャッシュ 4 MB
テンプレートを表示ひょうじ

SPARC T4 プロセッサは、オラクル (Oracle) が2011ねん投入とうにゅうしたマルチコアのマイクロプロセッサである。たかいマルチスレッド性能せいのう(コアあたり8スレッド、チップあたり8コア)だけでなく、シングルスレッドでもたかいパフォーマンスを提供ていきょうするように設計せっけいされている。アウト・オブ・オーダー実行じっこう使用しようする整数せいすう演算えんざんユニットを実装じっそうし、コアごとに1つの浮動ふどう小数点しょうすうてんユニットと、専用せんよう暗号あんごうユニットを搭載とうさいしている。コアは 2.85 と 3.0GHz の周波数しゅうはすう動作どうさする 64ビット SPARC V9 アーキテクチャで、40 nm プロセスで製造せいぞうされている。チップのダイサイズは、403 mm2 である。

歴史れきしとデザイン[編集へんしゅう]

40 nm プロセスで製造せいぞうされる、2.5 GHz で動作どうさする、コアごとに8つのスレッドをつ8コアのプロセッサは、サン・マイクロシステムズの、2009ねんのプロセッサロードマップに、開発かいはつコード Yosemite Falls として登場とうじょうし、2011ねん後半こうはんのリリースを予定よていしていた。Yosemite Falls は、オラクルが、2010ねんはじめにサン・マイクロシステムズからいだのちのプロセッサロードマップにものこった[1]

2011ねんの Hot Chips カンファレンスでプレゼンされたプロセッサデザイン[2][3][4] は、16だんのデュアル整数せいすうパイプラインと、11 サイクルの浮動ふどう小数点しょうすうてんパイプラインのコア("VT" から"S3" に名前なまえ変更へんこう)で、SPARC T3 プロセッサのコア("S2")を改良かいりょうしたものであった。それぞれのコアは、データよう 16 kB と命令めいれいよう 16 kB の L1 キャッシュ、128 kB の L2 キャッシュつ。また、8つのコアで、4 MB の L3キャッシュ共有きょうゆうする。1つのスレッドにコアへの優先ゆうせんてきなアクセスをあたえることにより、パフォーマンスを向上こうじょうさせるスレッド優先ゆうせんメカニズム("クリティカルスレッドAPI")もそなえている。あたらしい暗号あんごう命令めいれいふくむデザインの改良かいりょうにより、暗号あんごう処理しょりのパフォーマンスも T3 にくら大幅おおはば向上こうじょうしている[5]そうトランジスタすうやく 8.55おくである。

SPARC T4 プロセッサは、2011ねん9がつ正式せいしきに T4 サーバー製品せいひん一部いちぶとして導入どうにゅうされ[6]アウト・オブ・オーダー実行じっこう実装じっそうするはつの Sun/Oracle SPARC プロセッサとなった。シングル T4 プロセッサのラックサーバ T4-1 は、 2.85 GHz で動作どうさし、T4-4 では、3 GHz のプロセッサ速度そくど達成たっせいしている。

関連かんれん項目こうもく[編集へんしゅう]

脚注きゃくちゅう[編集へんしゅう]

外部がいぶリンク[編集へんしゅう]