(Translated by https://www.hiragana.jp/)
SPARC T5 - Wikipedia コンテンツにスキップ

SPARC T5

出典しゅってん: フリー百科ひゃっか事典じてん『ウィキペディア（Wikipedia）』
SPARC T5
生産せいさん時期じき 2013年ねんから2017年ねんまで
CPU周波数しゅうはすう 3.6 GHz
プロセスルール 28 nm から 28 nm
アーキテクチャ SPARC V9
コア数すう 16
前ぜん世代せだいプロセッサ SPARC T4
次世代じせだいプロセッサ SPARC M7
L1キャッシュ 8×16+16 kB
L2キャッシュ 8×128 kB
L3キャッシュ 8 MB
テンプレートを表示ひょうじ

SPARC T5は、オラクルのSPARC Tシリーズファミリの第だい5世代せだいマルチコアマイクロプロセッサである[1]。2012年ねん8月がつのHotChips 24で最初さいしょに発表はっぴょうされ[2]、2013年ねん3月がつにOracle SPARC T5サーバーで正式せいしきに導入どうにゅうされた[3]。プロセッサは、シングルスレッドとマルチスレッド（チップあたり16コア、コアあたり8スレッド）両方りょうほうで高たかいパフォーマンスを得えられるよう設計せっけいされた[4]。

このプロセッサは、その前身ぜんしんであるSPARC T4プロセッサと同おなじSPARC S3コアの設計せっけいだが、28 nmプロセスで実装じっそうされ、3.6GHzで動作どうさする[5]。 S3コアは、ダイナミックスレッディングとアウトオブオーダー実行じっこうを使用しようするデュアルイシューコアである[6]。そして、コアごとに1つの浮動ふどう小数点しょうすうてん演算えんざんコプロセッサ (FPU) と専用せんようの暗号あんごう化かユニットを1つ組くみ込こんでいる[7]。

64ビットSPARC V9ベースのプロセッサには、プロセッサあたり最大さいだい128スレッドをサポートする16コアがあり、8ソケットシステムで最大さいだい1,024スレッドまで拡張かくちょうできる[4]。その他たには、PCIeバージョン3.0のサポートと、新あたらしいキャッシュコヒーレンスプロトコルなどが変更へんこう点てんとなる[5]。

SPARC T5とT4の比較ひかく

[編集へんしゅう]

以下いかの表ひょうは、T5プロセッサチップとT4プロセッサチップのいくつかの違ちがいを示しめしている。

プロセッサ SPARC T5[4] SPARC T4[4]
システムあたりの最大さいだいチップ数すう 8 4
チップあたりのコア数すう 16 8
チップあたりの最大さいだいスレッド数すう 128 64
周波数しゅうはすう 3.6 GHz 2.85-3.0 GHz
共有きょうゆうL3キャッシュ 8 MB 4 MB
チップあたりのMCU 4[8] 2[9]
MCUあたりの転送てんそう速度そくど 12.8 Gbit/s[8] 6.4 Gbit/s[9]
プロセス技術ぎじゅつ 28 nm 40 nm
ダイサイズ 478 mm2 403 mm2
PCIe バージョン 3.0 2.0

SPARC T5には、プロセッサのハードウェアサポートと、新あたらしい電源でんげん管理かんり機能きのうも導入どうにゅうされている。ユーザーは、システムが過熱かねつおよび過か電流でんりゅうイベントにどのように応答おうとうするかというポリシーを選択せんたくできる。動的どうてきな電圧でんあつおよび周波数しゅうはすうスケーリング（別名べつめいDVFS）ポリシーは、ピーク周波数しゅうはすうを維持いじするように、またはパフォーマンスと消費しょうひ電力でんりょくの間あいだでトレードオフするように設定せっていできる[5]。

SPARC T5を搭載とうさいしたシステム

[編集へんしゅう]

SPARC T5プロセッサは、オラクルのエントリおよび中型ちゅうがたのSPARC T5-2、T5-4、およびT5-8サーバーに搭載とうさいされた。すべてのサーバで、同おなじプロセッサ周波数しゅうはすう、チップあたりのコア数すう、およびキャッシュ構成こうせいを使用しようする[10]。

T5プロセッサには、L2キャッシュを備そなえた16コアを共有きょうゆうL3キャッシュに接続せつぞくするクロスバーネットワークが含ふくまれている。マルチプロセッサキャッシュコヒーレンスは、ディレクトリベースのプロトコルを使用しようして維持いじする[5]。設計せっけいでは、追加ついかのシリコンなしで最大さいだい8つのソケットに拡張かくちょうできる（グルー・ロジックなし）。SPARC T4システムで使用しようされていたスヌーピーベースのプロトコルは、メモリレイテンシを削減さくげんし、コヒーレンシ帯域たいいき幅はばの消費しょうひを低減ていげんするために置おき換かえられた[5][11]。

関連かんれん項目こうもく

[編集へんしゅう]

脚注きゃくちゅう

[編集へんしゅう]
  1. ^ “High-Performance Security for Oracle WebLogic server Applications Using Oracle’s SPARC T5 and SPARC M5 Servers, White Paper”, www.oracle.com (Oracle Corporation), (May 2012), http://www.oracle.com/technetwork/articles/systems-hardware-architecture/security-weblogic-t-series-168447.pdf 
  2. ^ Timothy Prickett Morgan (4 September 2012), “Oracle hurls Sparc T5 gladiators into big-iron arena”, www.theregister.co.uk (The Register), https://www.theregister.co.uk/2012/09/04/oracle_sparc_t5_processor/ 
  3. ^ Timothy Prickett Morgan (26 March 2013), “Oracle's new T5 Sparcs boost scalability in chip and chassis”, www.theregister.co.uk (The Register), https://www.theregister.co.uk/2013/03/26/oracle_sparc_t5_m5_server/ 
  4. ^ a b c d “SPARC T4 Processor Data Sheet”, www.oracle.com (Oracle Corporation), http://www.oracle.com/us/products/servers-storage/servers/sparc-enterprise/t-series/sparc-t4-processor-ds-497205.pdf 
  5. ^ a b c d e John Feehrer; Sumti Jairath; Paul Loewenstein; Ram Sivaramakrishnan; David Smentek; Sebastian Turullols; Ali Vahidsafa (March–April 2013), IEEE Micro, vol. 33, no. 2, The Oracle Sparc T5 16-Core Processor Scales to Eight Sockets, pp. 48-57, IEEE Computer Society, ISSN 0272-1732, http://www.computer.org/csdl/mags/mi/2013/02/index.html 
  6. ^ “SPARC T5 Processor Data Sheet”, www.oracle.com (Oracle Corporation), http://www.oracle.com/us/products/servers-storage/servers/sparc/oracle-sparc/t5-processor-ds-1922863.pdf 
  7. ^ Manish Shah; Robert Golla; Gregory Grohoski; Paul Jordan; Jama Barreh; Jeff Brooks; Mark Greenberg; Gideon Levinsky et al. (March–April 2012), IEEE Micro, vol. 32, no. 2, Sparc T4: A Dynamically Threaded Server-on-a-Chip, pp. 8-19, IEEE Computer Society, http://www.computer.org/csdl/mags/mi/2012/02/index.html 
  8. ^ a b “Oracle's SPARC T5-2, SPARC T5-4, SPARC T5-8, and SPARC T5-1B Server Architecture, An Oracle White Paper, p. 29”, www.oracle.com (Oracle Corporation), (February 2014), http://www.oracle.com/technetwork/server-storage/sun-sparc-enterprise/documentation/o13-024-sparc-t5-architecture-1920540.pdf 
  9. ^ a b “Oracle's SPARC T4-1, SPARC T4-2, SPARC T4-4, and SPARC T4-1B Server Architecture, An Oracle White Paper, p. 28”, www.oracle.com (Oracle Corporation), (June 2012), http://www.oracle.com/technetwork/server-storage/sun-sparc-enterprise/documentation/o11-090-sparc-t4-arch-496245.pdf 
  10. ^ Jean Bozman (April 5, 2013), Oracle Launches T5 and M5 Servers: A New Generation of Oracle's SPARC/Solaris Servers, IDC, ISSN 0272-1732, http://www.idc.com/includes/pdf_download.jsp?containerId=lcUS24059113 
  11. ^ “SPARC T5 Deep Dive: An interview with Oracle's Rick Hetherington”, www.oracle.com (Oracle Corporation), http://www.oracle.com/us/corporate/innovation/sparc-t5-deep-dive/index.html 

外部がいぶリンク

[編集へんしゅう]
同社どうしゃはオラクルにより2010年ねんに買収ばいしゅうされた。
人物じんぶつ
ハードウェア
ワークステーション、
サーバ
プロセッサ
ネットワーク
コンピュータ
その他た
ソフトウェア
HPC
研究けんきゅう
教育きょういく
コミュニティ
カテゴリ カテゴリ
「https://ja.wikipedia.org/w/index.php?title=SPARC_T5&oldid=99702809」から取得しゅとく