(Translated by https://www.hiragana.jp/)
SPARC - Wikipedia コンテンツにスキップ

SPARC

出典しゅってん: フリー百科ひゃっか事典じてん『ウィキペディア（Wikipedia）』
（SPARC64から転送てんそう）
曖昧さ回避 この項目こうもくでは、マイクロプロセッサについて説明せつめいしています。研究けんきゅう図書館としょかんの国際こくさい連合れんごうについては「Scholarly Publishing and Academic Resources Coalition」をご覧らんください。
SPARC
開発かいはつ者しゃ サン・マイクロシステムズ
ビット数すう 64ビット (32 → 64)
発表はっぴょう 1985年ねん
バージョン V9（1993年ねん）
デザイン RISC
タイプ Register-Register
エンコード Fixed
ブランチ Condition code
エンディアン Bi (Big → Bi)
ページサイズ 8 KiB
拡張かくちょう VIS 1.0, 2.0, 3.0
オープン Yes
レジスタ
汎用はんよう 31 (G0 = 0; non-global registers use レジスタ・ウィンドウ)
浮動ふどう小数点しょうすうてん 32
UltraSPARC IIマイクロプロセッサ
SuperSPARC TMX390Z50GF H359403658C

SPARC（スパーク、Scalable Processor Architecture）は、サン・マイクロシステムズが開発かいはつ・製造せいぞうしたRISCベースのマイクロプロセッサであり、その命令めいれいセットアーキテクチャの名称めいしょうである。

現在げんざいはSPARCインターナショナルの登録とうろく商標しょうひょうであり、複数ふくすうのメーカーがこのアーキテクチャに基もとづいたプロセッサを製造せいぞうしている。 オープンソース版ばんがある。

歴史れきしの概要がいよう

[編集へんしゅう]

SPARCはサン・マイクロシステムズにより、1985年ねんに最初さいしょに開発かいはつされた。

SPARCはRISCベースで、特とくに浮動ふどう小数点しょうすうてん演算えんざんとバイナリレベルの互換ごかん性せいに注意ちゅういが払はらわれている。サン・マイクロシステムズは当初とうしょ、自社じしゃのワークステーションに、モトローラの68000シリーズのMPUを利用りようしていたが、後のちにカリフォルニア大学だいがくバークレー校こうのRISC Iをモデルに自社じしゃ開発かいはつに着手ちゃくしゅ。Sun4のSPARC搭載とうさいモデルを発表はっぴょうした。

SPARCは、完全かんぜんビッグエンディアンのRISCアーキテクチャで、SPARCインターナショナル (SPARC International, Inc.) の登録とうろく商標しょうひょうである。SPARCインターナショナルは、SPARCアーキテクチャの普及ふきゅうと規格きかく検定けんていテストの実施じっしを目的もくてきとして1989年ねんに設立せつりつされた組織そしきであり、SPARCアーキテクチャをオープンにすることで寿命じゅみょうを延のばすことを目的もくてきとしている。テキサス・インスツルメンツ、サイプレス・セミコンダクタ、富士通ふじつう、サン・マイクロシステムズなどの製造せいぞう業者ぎょうしゃがSPARCのライセンス供与きょうよを受うけている。結果けっかとして、SPARCアーキテクチャは完全かんぜんにオープンとなっており、GPLの下したにオープンソースとして実装じっそうされたLEON（英語えいご版ばん）も存在そんざいする。

SPARCアーキテクチャの最初さいしょの実装じっそうはサン・マイクロシステムズのワークステーションで使つかわれた。その後ご富士通ふじつうなどでも使つかわれ始はじめ、やがてさらに大おおきなSMPシステムやスーパーコンピュータや制御せいぎょ用ようとしても使つかわれるようになった。SPARCマシンは一般いっぱんにSolarisオペレーティングシステム（サンがSPARC用ように設計せっけいしたオペレーティングシステム）と結むすびつけて考かんがえられているが、NEXTSTEP、Linux、FreeBSD、OpenBSD、NetBSDなどのオペレーティングシステムも使用しようできる。

アーキテクチャは何なん回かいか改訂かいていされていて、最もっとも新あたらしいものがバージョン8と9である。1999年ねん10月がつ、富士通ふじつうとサン・マイクロシステムズはバージョン9をベースにハイエンドSPARCプロセッサの共通きょうつう仕様しよう（コモン プログラマ リファレンスモデル）を共同きょうどう開発かいはつすることを発表はっぴょうした。この共通きょうつう仕様しようは、SPARC Joint Programming Specification (JPS1) - Commonalityとして公開こうかいされている。また2005年ねん12月、サン・マイクロシステムズはUltraSPARC T1をオープンソース化かすることを発表はっぴょうした。

SPARCは正統せいとうなUNIXが動うごく信頼しんらい性せいの高たかいCPUとして長ながらく幅広はばひろいシステムで用もちいられてきたが、2010年代ねんだいのクラウドコンピューティングの普及ふきゅうと運用うんよう実績じっせきの蓄積ちくせきに伴ともない、大だい多数たすうのシステムが汎用はんよう的てきなハードウェアでx86仮想かそう化かを用もちいてソフトウェア的てきに定義ていぎして構築こうちくされるようになった結果けっか、SPARCは特とくに性能せいのう要求ようきゅうの厳きびしい極ごく一部いちぶのシステムにのみ用もちいられるようになった[1]。

特徴とくちょう

[編集へんしゅう]

SPARCアーキテクチャはカリフォルニア大学だいがくバークレー校こうのRISC I & II（バークレーRISC（英語えいご版ばん））の設計せっけいに大おおきな影響えいきょうを受うけている。本来ほんらいのRISC設計せっけいは必要ひつよう最小限さいしょうげんのものであり、機能きのうや命令めいれいの種類しゅるいを可能かのうな限かぎり切きり詰つめ、クロックサイクル毎ごとに命令めいれいを実行じっこうすることを目指めざした。このため、乗除じょうじょ算さん命令めいれいが無ない、分岐ぶんき遅延ちえんスロットが存在そんざいするなど、MIPSアーキテクチャと様々さまざまな面めんで類似るいじしている。

SPARCプロセッサは通常つうじょう128本ほんの汎用はんようレジスタを持もつ。ただし、任意にんいの時点じてんでソフトウェアから見みえるのは128本ほんのうちの32本ほんだけである。そのうち8本ほんは汎用はんようレジスタだが、g0レジスタは常つねに内容ないようがゼロであり、実質じっしつ的てきな汎用はんようレジスタは7本ほんで、常つねに同おなじ内容ないようが見みえる。他たの24本ほんはコールスタックの一部いちぶをレジスタ化かしたものである。

これら24本ほんのレジスタは、いわゆるレジスタ・ウィンドウを形成けいせいし、関数かんすう呼出よびだしとリターンの際さいに、このウィンドウがレジスタスタック上じょうを上下じょうげに移動いどうする。各かくウィンドウは8本ほんのローカルレジスタを持もち、8本ほんのレジスタを上下じょうげの隣接りんせつウィンドウのレジスタと共有きょうゆうする。共有きょうゆうされたレジスタは関数かんすうのパラメータ渡わたしと結果けっかの値ねを戻もどすために使つかわれ、ローカルレジスタは、各かく関数かんすうでのローカルな値ねを保持ほじするために使つかわれる。

SPARCの名称めいしょうの由来ゆらいにある「Scalable」とは、組くみ込こみ用途ようとからサーバ用途ようとまで同おなじ仕様しようを実装じっそうし、非ひ特権とっけん命令めいれいに関かんしては完全かんぜんに互換ごかんを維持いじすることを意味いみしている。アーキテクチャ上じょう、用途ようとに合あわせて規模きぼを変更へんこうできる点てんは、実装じっそうするレジスタ・ウィンドウの個数こすうである。仕様しようでは3個こから32個こまでのウィンドウ実装じっそうを許可きょかしていて、実装じっそう者しゃは32個こを実装じっそうして関数かんすうコール性能せいのうを向上こうじょうさせるか、3個こだけ実装じっそうしてコンテキスト切きり替かえ性能せいのうを向上こうじょうさせるか、あるいはその中なか間あいだを選択せんたくできる。このため、SPARCのアーキテクチャはC言語げんごなど構造こうぞう化かプログラミング言語げんごに向むけて最適さいてき化かされているとも言いわれる。同様どうようなレジスタ・ウィンドウを持もつアーキテクチャとして、Intel i960、AMD 29000がある。

SPARCバージョン8（1987年ねん）では、浮動ふどう小数点しょうすうてんレジスタファイルは16本ほんの倍精度ばいせいどレジスタを持もつ。各かくレジスタは2本ほんの単精度たんせいどレジスタとしても使用しようでき、全部ぜんぶで32本ほんの単精度たんせいどレジスタとなる。2本ほんの倍精度ばいせいどレジスタを四よん倍精度ばいせいどレジスタとして使用しようすることもでき、全体ぜんたいで8本ほんの四よん倍精度ばいせいどレジスタとなる。SPARCバージョン9（1995年ねん）ではさらに16本ほんの倍精度ばいせいどレジスタを追加ついかしたが、これらは単精度たんせいどレジスタとしては使用しようできない（四よん倍精度ばいせいどレジスタ8本ほんとしては使用しよう可能かのう）。

タグ付つき加減算かげんざん命令めいれいはLSBの2ビットを無視むしして加減算かげんざんを行おこなう。これは、MLやLISPなどのタグ付つきの整数せいすうフォーマットを使つかうような言語げんごの実装じっそうに有効ゆうこうと思おもわれる。

仕様しようの履歴りれき

[編集へんしゅう]

アーキテクチャは何なん回かいか改訂かいていされている。ハードウェアによる乗算じょうざんと除算じょざんがバージョン8で追加ついかされている。バージョン9ではかなり大幅おおはばな改訂かいていが加くわえられ、64ビット化かされたSPARC仕様しようが完成かんせいしている。

さらにSPARC Joint Programming Specification (JPS1) では、MMU等とうのバージョン9では未定義みていぎとされた部分ぶぶんの仕様しようが規定きていされている。

サン・マイクロシステムズ固有こゆうのアーキテクチャ仕様しようであるUltraSPARC Architecture 2005では、命令めいれいとレジスタが追加ついかされ、超ちょう特権とっけん (hyperprivileged) モードも追加ついかされた。この仕様しようはUltraSPARC T1から始はじまる新あらたなUltraSPARCシリーズで実装じっそうされる。T1はCPUコアを8個こ備そなえ、全体ぜんたいで32スレッドを実行じっこうできる。UltraSPARC Architecture 2005にはサンの標準ひょうじゅん拡張かくちょうが含ふくまれるが、それ以外いがいはSPARC V9 Level 1仕様しように完全かんぜん準拠じゅんきょしている。このアーキテクチャは1987年ねんのSPARC V7からのアプリケーションのバイナリ互換ごかん性せいを維持いじしている。

2005年ねん12月にサン・マイクロシステムズはUltraSPARC T1の実装じっそうをオープンソース化かした（OpenSPARC参照さんしょう）。

SPARCの様々さまざまな実装じっそうの中なかで、サン・マイクロシステムズのSuperSPARCとUltraSPARC-1は非常ひじょうに人気にんきがあったことから、SPEC CPU95とCPU2000ベンチマークの基準きじゅんシステムとして使つかわれている。

SPARCマイクロプロセッサ仕様しよう
モデル 周波数しゅうはすう
[MHz]		 アーキテクチャ
版はん		 年とし コア数すう×スレッド数すう=スレッド数すう合計ごうけい プロセス
[nm]		 トランジスタ数すう
[百ひゃく万まん]		 ダイサイズ
[mm2]		 ピン数すう 電力でんりょく
[W]		 電圧でんあつ
[V]		 L1 Dキャッシュ
[k]		 L1 Iキャッシュ
[k]		 L2キャッシュ
[k]		 L3キャッシュ
[k]
SF9010/MB86900 (or L64801) 14.28–25 V7 1988? 1/1
CYC7C601 25–40 V7 1989? 1/1
microSPARC I 40–50 V8 1992 1/1 800 0.8 225 288 2.5 5 2 4 -- --
SuperSPARC I 33–60 V8 1991-1992 1/1 800 3.1 -- -- 14.3 5 16 20 0-2048 --
HyperSPARC A 40–90 V8 1993 1/1 500 -- -- -- -- 5? 0 8 128-256 --
microSPARC II 60–125 V8 1994 1/1 500 2.3 233 321 5 3.3 8 16 -- --
HyperSPARC B 90–125 V8 1994 1/1 400 -- -- -- -- 3.3 0 8 128-256 --
SuperSPARC II 75–90 V8 1994 1/1 800 3.1 299 -- 16 -- 16 20 1024-2048 --
HyperSPARC C 125–166 V8 1995 1/1 350 -- -- -- -- 3.3 0 8 512-1024 --
TurboSPARC 160–180 V8 1995 1/1 350 -- -- 416 7 3.5 16 16 512 --
UltraSPARC I 143–200 V9 1995 1/1 500 5.2 315 521 30 @167 MHz 3.3 16 16 512-1024 --
HyperSPARC D 180–200 V8 1996 1/1 350 -- -- -- -- 3.3 16 16 512 --
UltraSPARC IIs (Blackbird) 250–360 V9 1997 1/1 350 5.4 -- 521 25 @250 MHz 2.5 16 16 1024 or 4096 --
UltraSPARC IIs (Sapphire-Black) 360–480 V9 1999 1/1 250 5.4 156 521 21 @400 MHz 1.9 16 16 1024–8192 --
UltraSPARC IIi (Sabre) 270–360 V9 1997 1/1 350 5.4 148 587 21 1.9 16 16 256–2048 --
UltraSPARC IIi (Sapphire-Red) 333–480 V9 1998 1/1 250 5.4 -- 587 21 @440 MHz 1.9 16 16 2048 --
UltraSPARC IIe (Hummingbird) 400–600 V9 2000 1/1 180 Al -- -- 370 13 max @500 MHz 1.5-1.7 16 16 256 --
UltraSPARC IIi (IIe+) 550–650 V9 2002 1/1 180 Cu -- -- 370 17.6 1.7 16 16 512 --
UltraSPARC III 600–900 V9/JPS1 2001 1/1 130 Al 29 330 1368 53 1.6 64 32 8192 --
UltraSPARC IIIcu 1002–1200 V9/JPS1 2001 1/1 130 Cu 29 -- 1368 -- 1.6 64 32 8192 --
Ultra SPARC IIIi 1064–1593 V9 2003 1/1 130 87.5 206 959 52 1.3 64 32 1024 --
UltraSPARC IV 1050–1350 V9 2004 2/1=2 130 66 356 1368 108 1.35 64 32 16384 --
UltraSPARC IV+ 1500 V9 2005 2/1=2 90 295 336 1368 90 1.1 64 64 2048 32768
UltraSPARC T1 1000–1400 V9/UA 2005 2005 8/4=32 90 300 340 1933 72 1.3 8 16 3072 --
UltraSPARC T2 1200–1400 V9/UA 2007 2007 8/8=64 65 503 342 1831 95 1.1-1.5 8 16 4096 --
SPARC T3 –1670 V9 2010 16/8=128 40 ??? 371 ???? 135 ???? 8 16 6144 --
SPARC T4 2850 - 3000 V9 2011 8/8=64 40 855 403 ???? 240 ???? 16 16 128 4096
SPARC64 101–118 V9 1995 1/1 400 -- -- -- -- -- 128 128 -- --
SPARC64 II 141–161 V9 1996 1/1 340 -- -- -- -- -- 128 128 -- --
SPARC64 GP 250–330 V9 1998 1/1 240 17.6 240 -- -- 2.5 64 64 8192 --
SPARC64 GP 400–810 V9 2000 1/1 180 Cu
150 Cu		 30.2 217 -- -- 1.8 128 128 8192 --
SPARC64 V 1100–1350 V9/JPS1 2003 1/1 130 Cu 190 289 269 40 1.2 128 128 2048内蔵ないぞう --
SPARC64 V 1650–2160 V9/JPS1 2004 1/1 90 Cu 400 297 279 65 1 128 128 4096内蔵ないぞう --
SPARC64 VI 2150–2400 V9/JPS1 2007 2/2=4 VMT 90 Cu 540 421 -- 120 -- 128 128 6144内蔵ないぞう --
SPARC64 VII 2400–2520 V9/JPS1? 2008 4/2=8 SMT 65 Cu - 445 -- 135 -- 64 64 6144内蔵ないぞう --
SPARC64 VIIIfx[2] 2000 V9/JPS1/HPC-ACE 2009 8/1=8 45 Cu 760 513 1271 58 -- 32 32 5210内蔵ないぞう --
SPARC64 IXfx[3] 1848 V9/JPS1/HPC-ACE 2011 16/1=16 40 1870 484 1442 110 -- 32 32 12288内蔵ないぞう --
SPARC64 X[4] 3000+ V9/JPS1/HPC-ACE 2012 16x2=32 28 Cu
CMOS		 2950 587.5 1500 ? ? 64x16 64x16 24576 --
SPARC T5 3600 V9 / OSA2011? 2013 8×16=128 28 ? ? ? ? ? 16x8 16x8 128x16 8192
SPARC M5 3600 V9 / OSA2011? 2013 8×6=48 28 ? ? ? ? ? 16x6 16x6 128x6 49152
SPARC M6 3600 OSA2011 2013 8×12=96 28 ? ? ? ? ? 16×12 16×12 128×12 49152
SPARC64 X+ (Athena+)[5] 3200–3700 OSA2011 / HPC-ACE 2014 2×16=32 28 2990 600 1500 392 ? 64×16 64×16 24M none
SPARC64 XIfx[6] 2200 OSA2011 / HPC-ACE2 2015? 1×(32+2)=34 20 3750 ? 1001 ? ? 64×34 64×34 12M×2 none
SPARC M7[7][8] 4133 OSA2015 2015 8×32=256 20 >10,000 ? ? ? ? 16×32 16×32 256×24 65536
SPARC S7[9] 4270 OSA2015 2016 8×8=64 20 >10,000 ? ? ? ? 16×8 16×8 256Dx4
256Ix2		 16384
SPARC64 XII[10] 4250(>4350) SPARC-V9/JPS HPC-ACE VM / SWoC 2017 12×8=96 20 5,450 795 1860 ? 32×96 64×96 512 32M
SPARC M8[11] 5000 OSA2015 2017 32×8=256 20 >10,000 ? ? ? ? 16×32 32×32 128Dx32
256Ix8		 65536
モデル 周波数しゅうはすう
[MHz]		 アーキテクチャ
版はん		 年とし コア数すう×スレッド数すう=スレッド数すう合計ごうけい プロセス
[nm]		 トランジスタ数すう
[百ひゃく万まん]		 ダイサイズ
[mm2]		 ピン数すう 電力でんりょく
[W]		 電圧でんあつ
[V]		 L1 Dキャッシュ
[k]		 L1 Iキャッシュ
[k]		 L2キャッシュ
[k]		 L3キャッシュ
[k]

SPARC64

[編集へんしゅう]
「京きょう」のSPARC64 VIIIfx（大阪おおさか市立しりつ科学かがく館かん）

SPARC64は、HALコンピュータシステムならびに富士通ふじつうが開発かいはつしたプロセッサファミリであり、SPARCシリーズのハイエンドのプロセッサとなっている。

SPARC64 Vは富士通ふじつうのPRIMEPOWERサーバシリーズで、SPARC64 VIおよびSPARC64 VIIは同社どうしゃとサン・マイクロシステムズのSPARC Enterprise M3000からM9000に使用しようされた。

富士通ふじつうのメインフレーム用ようプロセッサと同おなじ開発かいはつ者しゃが設計せっけい・開発かいはつしているため、メインフレーム用ようプロセッサのRAS（信頼しんらい性せい、可用性かようせい、保守ほしゅ性せい）技術ぎじゅつをすべて継承けいしょうしている。キャッシュメモリ、演算えんざん器き、レジスタ等ひとし、どの回路かいろでエラーが発生はっせいしても必かならず検出けんしゅつできるよう、ECC、パリティで保護ほごしている。エラーが発生はっせいすると、ECC、ハードウェア命令めいれいリトライにより訂正ていせいを行おこなう。

万一まんいち、訂正ていせい不可能ふかのうなエラーが発生はっせいしても、正常せいじょうなコア、キャッシュメモリだけで動作どうさし続つづけることができる。プロセッサの動作どうさを記録きろくする機能きのうも持もち、エラー発生はっせい時じの原因げんいん特定とくていに役立やくだつ。

また、スーパースケーラ、アウト・オブ・オーダー実行じっこう、ノンブロッキングキャッシュ制御せいぎょ、ハードウェア・プリフェッチ等ひとしの高速こうそく化か技術ぎじゅつを採用さいようしている。

SPARC64 VIおよびSPARC64 VIIでは、マルチコア・マルチスレッド対応たいおうがなされている。

2009年ねんに発表はっぴょうされたSPARC64 VIIIfxはHPC向むけ製品せいひんである。2-Way SMTからシングルスレッドになったが、コア数すうは4コアから8コアに増ふえた。また、メモリーコントローラがプロセッサに統合とうごうされ、新規しんきに開発かいはつされたHPC向むけ命令めいれい拡張かくちょう「HPC-ACE (High Performance Computing - Arithmetic Computational Extensions)」が実装じっそうされ、レジスタ本数ほんすうが増加ぞうかし、SIMD命令めいれいが強化きょうかされた。

SPARC64 VIIIfxは、2011年ねん6月がつ、同年どうねん11月がつと2期き連続れんぞくでTOP500リスト首位しゅいを獲得かくとくしたスーパーコンピュータの「京きょう」に採用さいようされている[12]。

2011年ねんに発表はっぴょうされたSPARC64 IXfxはSPARC64 VIIIfxと同おなじくHPC向むけ製品せいひんである。クロック周波数しゅうはすうが2GHzから1.848GHzに低下ていかしたものの、コア数すうは8コアから16コアに倍増ばいぞうし、メモリ帯域たいいきも64GB/sから85GB/sと向上こうじょうしている。

SPARC64 IXfxは、富士通ふじつうのスーパーコンピュータPRIMEHPC FX10（2011年ねん11月7日にちに販売はんばい開始かいし、2012年ねん1月がつより出荷しゅっか[13][14]）に採用さいようされている。

SPARC64 Xは、UNIXサーバ向むけプロセッサとして初はじめてHPC-ACEを実装じっそうし、富士通ふじつうのUNIXサーバSPARC M10（2013年ねん4月がつ10日とおか提供ていきょう開始かいし[15]）に採用さいようされた。

SPARC64 X+は、富士通ふじつうのUNIXサーバSPARC M10（2014年ねん4月がつ8日にち提供ていきょう開始かいし[16]）に採用さいようされている。SPARC64 Xのクロック周波数しゅうはすうが3.0GHzであるのに対たいし、SPARC64 X+はそれを3.7GHzに向上こうじょうさせたうえで、暗号あんごう処理しょり・十じゅう進しん浮動ふどう小数点しょうすうてん数すう（IEEE 754形式けいしきとOracle NUMBER形式けいしき）・データベース処理しょりをサポートする命令めいれいが追加ついかされた。また、従来じゅうらい不可能ふかのうであったcall/returnを跨またいだアウトオブオーダー処理しょりを可能かのうとしている。

2019年ねん8月がつ、富士通ふじつうは「京きょう」の後継こうけいとなるスーパーコンピューター「富岳ふがく」にSPARCとは異ことなるARMアーキテクチャを使用しようするA64FXを開発かいはつしたことを発表はっぴょうした[17]。

2022年ねん2月がつ、富士通ふじつうはメインフレーム及およびUNIXサーバーの開発かいはつ・販売はんばいを2030年ねんまでに終了しゅうりょうする方針ほうしんを発表はっぴょうした[18]。SPARC64ファミリ搭載とうさい製品せいひんはSPARC64 XIIを搭載とうさいしたUNIXサーバー「SPARC M12」が最後さいごとなる予定よてい。

Rock

[編集へんしゅう]

Rockはサン・マイクロシステムズがかつて自社じしゃ開発かいはつしていた、ハイエンド用ようのマルチコアSPARCモデルの開発かいはつコード名めいである。次期じきUltraSPARCとも呼よばれた。2007年ねん1月がつの発表はっぴょうでは、最大さいだいで16コアを搭載とうさいするとされ、2008年ねん後半こうはんに提供ていきょう予定よていとされた[19]。2008年ねん2月がつのISSCC 2008では、16コアで最大さいだい32スレッドを並行へいこう実行じっこうし、アウト・オブ・オーダーを採用さいようし、動作どうさ周波数しゅうはすう2.3GHzを実現じつげんするとされたが、提供ていきょう時期じきは最適さいてき化かのために2009年ねん以降いこうへ延期えんきが発表はっぴょうされた[20][21]。更さらに2009年ねん6月がつには、2008年ねんの提供ていきょうが延期えんきされたのは社内しゃないで欠陥けっかんが発見はっけんされたためであり、開発かいはつ中止ちゅうしが決定けっていされたと報道ほうどうされた[22][23]。

2010年ねん1月がつ27日にち、サン・マイクロシステムズはオラクルに吸収きゅうしゅう合併がっぺいされ、独立どくりつ企業きぎょう・法人ほうじんとしては消滅しょうめつしたがその後ごもSPARCの開発かいはつは人員じんいんを補強ほきょうして続つづけられた[24]。

参照さんしょう

[編集へんしゅう]
  1. ^ “クラウド時代じだいにSPARC／Solarisに何なにが求もとめられているのか――x86／Linuxにはない優位ゆうい性せいや使つかい続つづける意義いぎを考かんがえる”. ＠IT. 2024年ねん2月がつ3日にち閲覧えつらん。
  2. ^ Takumi Maruyama (2009年ねん8月がつ25日にち). “SPARC64™ VIIIfx: Fujitsu's New Generation Octo Core Processor for PETA Scale computing（ペタスケールコンピューティングに向むけた富士通ふじつうの新しん世代せだいオクトコアプロセッサ）” (pdf). Fujitsu Limited. 2016年ねん2月がつ28日にち閲覧えつらん。 - HOT CHIP 21 発表はっぴょう資料しりょう
  3. ^ White paperスーパーコンピュータ PRIMEHPC FX10 の先進せんしん技術ぎじゅつ
  4. ^ 丸山まるやま 拓たく巳み (2012年ねん8月がつ29日にち). “SPARC64™ X: Fujitsu’s New Generation 16 Core Processor for the next generation UNIX servers” (pdf). 富士通ふじつう. 2014年ねん5月がつ22日にち閲覧えつらん。
  5. ^ SPARC64™ X: Fujitsu’s New Generation 16 Core Processor for the next generation UNIX servers
  6. ^ SPARC64™ XIfx: Fujitsu’s Next Generation Processor for HPC
  7. ^ M7: Next Generation SPARC. Hotchips 26 – August 12, 2014. Stephen Phillips
  8. ^ Oracle's SPARC T7 and SPARC M7 Server Architecture. October 2015
  9. ^ SPARC S7 プロセッサ データシート Oracle
  10. ^ SPARC64™ XII: Fujitsu’s latest 12 Core Processor for Mission Critical Servers COOL Chips 20 講演こうえん資料しりょう、富士通ふじつう 2017
  11. ^ SPARC M8 プロセッサ データシート Oracle
  12. ^ 馬場ばば敬たかし信しんじ『コンピュータアーキテクチャ 改定かいてい4版はん』、オおーム社むしゃ、平成へいせい28年ねん11月15日にち 改定かいてい4版はん 第だい1刷さつ 発行はっこう、80ページ
  13. ^ PRIMEHPC FX10 : 富士通ふじつう
  14. ^ 【PC Watch】 富士通ふじつう、最大さいだい23.2PFLOPSを実現じつげんするスパコンを発売はつばい ～京きょうで用もちいた技術ぎじゅつをさらに発展はってん
  15. ^ “富士通ふじつうとオラクル、新しんUNIXサーバ「Fujitsu M10」を全ぜん世界せかいに提供ていきょう開始かいし”. 富士通ふじつう (2013年ねん4月がつ10日とおか). 2014年ねん5月がつ22日にち閲覧えつらん。
  16. ^ “富士通ふじつう株式会社かぶしきがいしゃとオラクル・コーポレーションは、動作どうさ周波数しゅうはすう最大さいだい3.7GHz、16コアの新しんプロセッサ「SPARC64 X+」を搭載とうさいし、従来じゅうらいに比くらべ約やく30%性能せいのうを強化きょうかしたUNIXサーバ「SPARC M10-1」、「SPARC M10-4」、「SPARC M10-4S」を4月がつ8日にちに全ぜん世界せかいで販売はんばい開始かいしします。”. 富士通ふじつうホームページ. 2014年ねん7月がつ29日にち閲覧えつらん。
  17. ^ “PRESS RELEASE （技術ぎじゅつ）：ポスト「京きょう」のCPUの仕様しようを公表こうひょう”. 富士通ふじつう (2018年ねん8月がつ22日にち). 2023年ねん1月がつ29日にち閲覧えつらん。
  18. ^ 玉置たまき, 亮太りょうた (2022年ねん3月がつ7日にち). “富士通ふじつうメインフレーム撤退てったいはいばらの道みち、雲くもをつかめるか”. 日経にっけいクロステック（xTECH）. 日経にっけいBP. 2023年ねん1月がつ29日にち閲覧えつらん。
  19. ^ Sun、「Rock」を2008年ねんにリリース
  20. ^ Sunがサーバー向むけハイエンドプロセッサ「Rock」の概要がいようを公表こうひょう
  21. ^ Sun、Rockのリリースを2009年ねんに延期えんき
  22. ^ 「SunがサーバプロセッサRockの開発かいはつ打うち切きり」の報道ほうどう
  23. ^ Sun Is Said to Cancel Big Chip Project - The New York Times
  24. ^ “日本にっぽんオラクル、買収ばいしゅう以降いこうのSPARCプロセッサと最新さいしん世代せだいの「M7」を解説かいせつ”. 2020年ねん7月がつ6日にち閲覧えつらん。

関連かんれん項目こうもく

[編集へんしゅう]

外部がいぶリンク

[編集へんしゅう]
ウィキメディア・コモンズには、サン・マイクロシステムズのCPUに関連かんれんするメディアがあります。
同社どうしゃはオラクルにより2010年ねんに買収ばいしゅうされた。
人物じんぶつ
ハードウェア
ワークステーション、
サーバ
プロセッサ
ネットワーク
コンピュータ
その他た
ソフトウェア
HPC
研究けんきゅう
教育きょういく
コミュニティ
カテゴリ カテゴリ
CISC
過去かこ
現行げんこう
RISC
過去かこ
現行げんこう
「https://ja.wikipedia.org/w/index.php?title=SPARC&oldid=101133450#SPARC64」から取得しゅとく